中职电子技术基础与技能7项目七电子课件

1、YCF正版可修改PPT（中职)电子技术基础与技能7项目七ppt电子课件07060809组合逻辑电路的分析与设计脉冲波形的产生与交换 时序逻辑电路 数/模和模/数转换CONTENTS（1）常用RS 触发器、JK 触发器、D 触发器、T 触发器。（2）寄存器及集成寄存器的应用。（3）计数器及集成计数器的应用。【学习内容】（1）熟悉常用触发器的逻辑符号、逻辑功能及逻辑功能的各种描述方法。（2）会运用触发器构成实际应用电路。（3）掌握寄存器的工作原理并熟悉集成寄存器引脚功能，会运用集成寄存器构成实际应用电路。（4）掌握计数器的工作原理并熟悉集成计数器引脚功能，会运用集成计数器构成实际应用电路。【学习目

2、标】学习指导重点:触发器的逻辑符号、逻辑功能及应用；寄存器、计数器的功能及应用。难点： 寄存器的工作原理，计数器的工作过程及计数原理，时序逻辑电路的应用电路的设计、安装、调试。时序逻辑电路任务一四人抢答器的制作任务一任务描述 在知识竞赛等场合中经常要用到抢答器，如何抢答成功？下面来研究用D 触发器构成四人抢答器。任务分析 触发器是构成时序逻辑电路的基本单元，是一种能存储一位二进制信息的双稳态存储单元，它有以下两个基本特性： 有两个稳定的状态（0 状态或1 状态），而且当输入信号消失后，其状态能够保持不变。在输入信号的作用下，可以从一个稳定状态翻转到另一个稳定状态。一、RS 触发器1.基本RS

3、触发器1）与非型基本 RS 触发器电路一、RS 触发器1）与非型基本 RS 触发器工作原理 R=0， S =1。由于R=0，不论原来Q 为0 还是1，都有Q =1 ；再由S =1，Q =1 可得Q 0。即不论原来处于什么状态，触发器都将变成0 状态，这种情况称将触发器置0 或复位。R 端称为触发器的置0 端或复位端。 R =1， S =0。由于S =0，不论原来Q 为0 还是1，都有Q=1 ；再由R =1，Q=1 可得Q 0。即不论原来处于什么状态，触发器都将变成1 状态，这种情况称将触发器置1 或置位。S 端称为触发器的置1 端或置位端。工作原理 R =1， S =1。根据与非门的逻辑功能不

4、难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。 R =0， S =0。Q= Q=1，不符合触发器的逻辑关系；并且由于与非门延迟时间不可能完全相等，在两输入端的0 同时撤除后，将不能确定触发器是处于1 状态还是0 状态。触发器不允许出现这种情况，这是基本RS 触发器的约束条件。一、RS 触发器案例7-1 设与非型基本RS 触发器的输入信号波形如下图所示，试画出Q、Q 的信号波形。设触发器的初态为Q=0，Q =1。一、RS 触发器2）或非型基本 RS 触发器电路工作原理 当R=0，S=0 时，触发器维持原状态不变。 当R=1，S=0 时，不论触发器原状态

5、是什么，G1 的一个输入端R=1，则Q=0 ；而G2 两个输入端R、S 全为0，所以Q=1，即触发器被置0。 当R=0，S=1 时，触发器被置1。 当R=1，S=1 时，触发器状态不定，必须避免这种情况的出现。2）或非型基本 RS 触发器一、RS 触发器一、RS 触发器工作原理 当R=0，S=0 时，触发器维持原状态不变。 当R=1，S=0 时，不论触发器原状态是什么，G1 的一个输入端R=1，则Q=0 ；而G2 两个输入端R、S 全为0，所以Q=1，即触发器被置0。 当R=0，S=1 时，触发器被置1。 当R=1，S=1 时，触发器状态不定，必须避免这种情况的出现。2. 同步RS 触发器电路

6、一、RS 触发器工作原理 CP=0 期间，G3、G4 被封锁，G3 的输出Q3=1，G4 的输出Q4=1，触发器维持原状态不变。 CP=1 期间。R=0，S=0，Q3=1，Q4=1，触发器维持原状态不变。R=0，S=1，Q3=1，Q4=0，触发器被置1，Q=1，Q=0。R=1，S=0，Q3=0，Q4=1，触发器被置0，Q=0，Q=1。2. 同步RS 触发器一、RS 触发器工作原理 CP=0 期间，G3、G4 被封锁，G3 的输出Q3=1，G4 的输出Q4=1，触发器维持原状态不变。 CP=1 期间。R=0，S=0，Q3=1，Q4=1，触发器维持原状态不变。R=0，S=1，Q3=1，Q4=0，触

7、发器被置1，Q=1，Q=0。R=1，S=0，Q3=0，Q4=1，触发器被置0，Q=0，Q=1。R=1，S=1，Q3=0，Q4=0，这是不允许出现的情况。2. 同步RS 触发器一、RS 触发器特性表、特性方程、状态图2. 同步RS 触发器一、RS 触发器状态图 触发器的转换规律也可以用图形的方式形象地加以表示。这个图形称为状态转换图，简称状态图。2. 同步RS 触发器一、RS 触发器二、JK 触发器逻辑电路 RD、S D 分别为置0 端和置1 端，1J、1K 为输入端，框内“”左边加小圆圈表示在CP 下降沿触发。逻辑功能JK 触发器特性表二、JK 触发器逻辑功能JK 触发器状态图二、JK 触发器

8、案例7-2已知边沿JK 触发器的CP、J、K 波形如图7-9 所示，试画出输出波形图。求三、D 触发器逻辑电路逻辑功能特性表三、D 触发器逻辑功能状态图三、D 触发器案例7-3 D 触发器的输入波形如图7-12 所示，画出在给定CP 脉冲和D 信号作用下的Q 和Q的波形。设触发器的初始状态为Q=0，Q =1。求四、T 触发器逻辑符号特性表四、T 触发器任务实施 画出四人抢答器测试线路图并分析工作原理根据四人抢答器测试线路图准备相应器材及元器件识别集成电路检查元器件安装制作步骤电路测试任务二彩灯电路的制作任务二任务描述在日常生活中，人们经常看到五颜六色的彩灯（图7-19 和图7-20）。本任务用

9、寄存器控制发光二极管循环点亮和熄灭。任务分析 寄存器是能够接收、暂存和传递数码的逻辑记忆元件。寄存器由具有存储功能的触发器组合起来构成，一个触发器可以存储1 位二进制代码，存放n 位二进制代码的寄存器，需用n 个触发器来构成。定义任务分析 按照功能的不同，寄存器分为数码寄存器和移位寄存器两大类。数码寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲的作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，使用十分灵活，应用广泛。分类一、数码寄存器逻辑图一、数码寄存器逻辑功能（1）清零。CR =0

10、，异步清零，即有Q Q Q Q 3 2 1 0n n n n = 0000 。（2）送数。CR =1，CP 上升沿送数，即有Q Q Q Q DDDD 3 2 1 0 3 2 1 0n+1 n+1 n+1 n+1 = 。（3）保持。在CR =1、CP 上升沿以外时间，寄存器内容将保持不变。二、移位寄存器分类移位寄存器除了具有寄存数码的功能之外，还具有数码移位的功能。移位寄存器分单向移位寄存器和双向移位寄存器两种。D 触发器构成的单向移位寄存器二、移位寄存器寄存器的状态表二、移位寄存器74LS194 的外形和引脚排列二、移位寄存器74LS194 各引脚功能说明如下：CR ：清零端。MB、MA ：工

11、作状态控制端。DSL ：左移串行数据输入端。DSR ：右移串行数据输入端。D0D3 ：并行数据输入端。Q0Q3 ：并行数据输出端。CP ：时钟脉冲。VCC ：电源端。GND ：地端。二、移位寄存器74LS194 的逻辑功能：二、移位寄存器任务实施画出寄存器控制彩灯测试线路图任务实施 根据寄存器控制彩灯测试线路图准备相应元器件 识别集成电路 检查元器件安装制作步骤电路测试 分析测试结果任务三交通信号灯的制作任务三任务描述 公路上的交通信号灯（图7-26）是如何进行控制的？本任务用CD4017 十进制计数器/ 时序译码器完成交通信号灯的制作。任务分析 计数器是数字系统中能累计输入脉冲个数的数字电路

12、，除了计数之外，计数器还可用来定时、分频等。定义任务分析 计数器按计数进制分为二进制计数器、十进制计数器、N 进制计数器，按计数单元中触发器翻转顺序分为异步计数器、同步计数器。在异步计数器中，当输入脉冲时，各级触发器翻转有先有后；在同步计数器中，所有触发器在同一脉冲作用下同时翻转。同步计数器的计数速度比异步计数器快得多。如果按计数过程中计数器数值的增减来分，计数器又可分为递增（加法）计数器、递减（减法）计数器和可逆计数器。分类一、二进制计数器 二进制计数器根据脉冲输入方式可分为同步二进制计数器和异步二进制计数器，异步二进制计数器的构成较同步二进制计数器简单。分类1. 异步二进制加法计数器电路组

13、成一、二进制计数器 工作原理状态表1. 异步二进制加法计数器一、二进制计数器 工作原理波形图1. 异步二进制加法计数器一、二进制计数器电路组成2. 异步二进制减法计数器一、二进制计数器工作原理状态表2. 异步二进制减法计数器一、二进制计数器工作原理波形图二、十进制计数器引入 二进制计数器具有电路结构简单、运算方便等特点，但人们日常生活中接触的大部分是十进制数，而且当二进制数的位数较多时，阅读非常困难，因此有必要讨论十进制计数器。在十进制计数体制中，每一位都可能有09 十个不同的数码，遇到九加一时，本位将回到零，同时向高位进一，即“逢十进一”。根据计数器的构成原理，必须由四个触发器的状态来表示一

14、位十进制数的四位二进制编码。而四位二进制编码共有十六个状态，任意去掉六个状态就可用四位二进制数表示一个十进制数，而其中最常用的是8421 码，它去掉的是10101111 六个状态。十进制计数器同样有加法、减法、同步、异步各种类型，下面介绍异步十进制加法计数器。二、十进制计数器工作原理波形图二、十进制计数器定义三、集成计数器 实用的计数器已广泛采用现成的中规模集成电路，无须再用分立的D 触发器或JK 触发器来连接。定义 1. 二- 五- 十进制计数器CT74LS290 CT74LS290 是二- 五- 十进制异步计数器，是一种常用的中规模集成计数器。它有清零、置数和计数的功能，其计数包括二进制、

15、五进制和十进制计数。其引脚排列和功能表分别如图。三、集成计数器功能表 1. 二- 五- 十进制计数器CT74LS290三、集成计数器各引脚说明 C0 ：一位二进制计数器的计数脉冲输入端（下降沿计数）。Q0 ：一位二进制计数器的输出端。C1 ：五进制计数器的计数脉冲输入端（下降沿计数）。Q1、Q2、Q3 ：五进制计数器的输出端。R0（1）、R0（2）：二- 五- 十进制计数器的置0 端，高电平有效。S9（1）、S9（2）：二- 五- 十进制计数器的置9 端，高电平有效。VCC ：电源端。GND ：地端。 1. 二- 五- 十进制计数器CT74LS290三、集成计数器工作原理（1）只输入计数脉冲C

16、0，由Q0 端输出，为二进制计数器。（2）只输入计数脉冲C1，由Q3Q2Q1 端输出，为五进制计数器。（3）将Q0 端与C1 端连接，计数脉冲从C0 端输入，从Q3Q2Q1Q0 端输出，构成8421 码十进制计数器 1. 二- 五- 十进制计数器CT74LS290三、集成计数器用CT74LS290 构成六十进制计数器为了构成六十进制计数器，可以将两片CT74LS290 接成的十进制计数器串联起来 1. 二- 五- 十进制计数器CT74LS290三、集成计数器外形与引脚排列 2. 十进制计数/ 时序译码器CD4017三、集成计数器引脚说明CR ：复位端，当CR=1 时，计数器清零，Q0 为“1”