理工电子理论基础知识

1、逻辑门电路 在数字电路中，三极管作为开关元件，主要工作在截止状态（关态）和饱和状态（开态这两个稳定状态异或门输出值判断：当输入变量中取1 的变量个数为奇数时输出为 1，否则输出为任何逻辑函数和逻辑变量都只能取值0和1, P202-反函数的反函数等逻辑门电路 在数字电路中，三极管作为开关元件，主要工作在截止状态（关态）和饱和状态（开态这两个稳定状态异或门输出值判断：当输入变量中取1 的变量个数为奇数时输出为 1，否则输出为任何逻辑函数和逻辑变量都只能取值0和1, P202-反函数的反函数等于原函数。X+Y=1XY=0, 则X和Y必定互补, 也就是X的反对偶函数的对偶函数等于原函Y 的反函每一个基

2、本定律的或运算形式, 其对偶式就是该定律的与运算形式。 A(B+C)=AB+AC 左右同时对偶得扇入系数 N I ：一个门电路允许的输入端的数扇出系数 ：一个门电路的输出端所能连接下一级门电路输入端的个数，也称负载能力门电路扇入系数NI15，扇出系数CMOS 门电路扇出系n 变量逻全部由最小项组成的与或式称为标准与或式P217-最小项的变量：原变量记1，反变量记0。ABC 下标值记000，即全部由最大项组成的或与式称为标准或与式最大项的变量：原变0，反变量记1。A+B+C 下标值记000同一函数中，下标相同的最小项和最大项是互补的。 如：m0 ABC ABC M0如： F(A，B，C)m(1，

3、2，5) F(A，B，C)M (0，3，4，6，7)卡诺图化简法：将代表全部最小项个小方格，按相邻原则【每次只能变动一个变量】排方块如果函数是非标准的与或式，可先用互补率（A + 1）对缺少因子的与项进行变量补全，然后再填画卡诺图基本原理是依AB+AB=A。即两个与项中，如果只有一个变量互反，其余变量相同，则这两个与项可合并成一项，消去其互反的变量注：为保证与项项数最少，画圈时，可适当地重复利用某些最小项在集成电路中，有些逻辑变量的符号名其上标有“”，只是强调该变量低电平（0）有效，并无非运算的含义BCD： 8421BCD2421BCD余 3BCD 码(每一位编码比 8421BCD 码多 00

4、11(3),故名将原始函数或真值表移植到卡诺图上，对应最小项所有小方格填入 对 1 方格画相邻区域圈，要遵循“圈越大，与项所含变量因子越少；圈越少，与项项数越少”的原实际应用中应采用先圈小圈，再圈大圈的方法，可保证每个圈至少有一个未被其它圈包含方格，从而避免多余圈产将每个圈中的互反变量因子消去，保留共有变量因子，就可以得到简化后的表达式代入规用逻辑函数F 去全部置换等式中某一逻辑变量 X,等式仍成反演规将所有 原变量变为反变量、反变量变为原变量； 与运算变为或运算、或运算变为与运01、10,便得到反对偶规； 与 0 0=0 1=1 0=1 1=A0=A1=AA=或 0 + 0=0 + 1=1

5、+ 0=1+ 1A+ 0A+ 1=A+A非 0 = 1 = AA=A+ A=A=XP232-若一个逻辑电路，其任一时刻的输出仅取决于该时刻输入变量取值的组合，而与电路以前的状态无关，则称为组合逻辑电路检查某个逻辑门的两个输入是否存在互补变化，可以作为判断该逻辑门输P232-若一个逻辑电路，其任一时刻的输出仅取决于该时刻输入变量取值的组合，而与电路以前的状态无关，则称为组合逻辑电路检查某个逻辑门的两个输入是否存在互补变化，可以作为判断该逻辑门输出是否出现险象的依据如果一个组合逻辑电路的函数表达式，在某种条件下能简化成 X+X 或 XX 的形式，则该电路可能出现险象的每个输出，都唯一地对应输入变量

6、的一种组合，即对应由输入变的一个最小项。而所有逻辑函数都可以成最小项之和的形式，所以利用输出的最小项，再配合具有逻辑或功能的门电路，就可实现任何组合逻辑函数为了实现某逻辑函数，可先将原始逻辑函数表示成标准“与或”式，然后再转换成用输出变量表示的表达式输出低电平有效：Ynm n，如当标准“与或”式 Fm1m2m5 74138 2n(miD当地址选择输入使某个最小mi 1 时，输Y 便为对应的输入数数据选择ROM 的结构：由与门阵列和或阵片选控制线：CS0时，所有字线全被钳位于0，致使所有位线输出为0，表示RM电路被地址译（与门阵列）：根据输入地址（为1）译出相应的字线。矩（或门阵列）：位线与字线

7、的交叉处有二极管跨接（用小黑点表示），输出值 1读出用 PLA 进行组合逻辑电路设计：先列出表达式真值表或对照表，并用卡诺图化简法转换成最简“与或”式；再根据最简“与或”式出逻辑阵列图（先根据最简“与或”式中出现的“与”项列出 PLA 的与阵列；再根据“或”关系列出 PLA 的或阵列555555 定时器内总电路由三部分组成：电阻分压器和电压压比较器阶段、基RS 触发器 、输出缓冲器和开关管 逻辑功能主要取决于比较器 C1、C2 的工作状施密特触发器的正、负向阀值电位分别为V23 VCC 、 V13 VCC ；因此回差电压VVV13 若考虑VM的影响，其电位分别为VVM V12VM ；因此回差电

8、压VVV12施密特触发器的翻转取决于输入信号是否高于VVV时，输出电VO 翻转为高电平VOH； Vi V时，输出电VO 翻转为低电Vi 多谐振荡器是一种能产生矩形波的自激振荡器。工作时，电路状态在两个暂稳态之间自动交替变换，由此产生矩形脉冲信多谐振荡器两个暂稳态维持时间取决于 RC 充放电回路的参数暂稳态输出正脉冲：宽度T10.7 (R1R2) 暂稳态输出负脉冲：宽T20.7 R2 振荡周期，其频率为f1T 若使 负脉冲宽度接近相等，输出方波根据所需功能的要求和条件，弄清输入输出、变量个数及逻辑关系，列出满足逻辑要求的真值表由真值表列出逻辑函数的标准“与或”式或最简表达式根据所选门电路类型及实

9、际问题的要求，将逻辑函数转换成所需表达式形式由所得的逻辑表达式画出逻辑电路图根据给出的组合逻辑电路图，由输入端逐级向后递推，写出输出对输入的逻辑关系，最后得到逻辑函数表达式利用逻辑代数法或卡诺图法，对所得逻辑函数进行化简，得到标准表达式或最简表达式由逻辑函数的标准表达式或最简表达式列出对应的真值表由真值表判断组合逻辑电路的逻辑功能单元 触发器 边沿触发器电位触发器 （基本RS发RS、D、JK、T器RS触发器：Qn+1RQn RS1 维持原状态不必须R、S至少有一1 （约束条件R0 直接S0 直接CP0 时， 对于钟控RS 触发器、D单元 触发器 边沿触发器电位触发器 （基本RS发RS、D、JK

10、、T器RS触发器：Qn+1RQn RS1 维持原状态不必须R、S至少有一1 （约束条件R0 直接S0 直接CP0 时， 对于钟控RS 触发器、D 触发器、JK 触发器、T 触发器，不论输入信号为何值，均不影响触发器的状态 RS触发器：Qn+1RQn R10S1 1CP1时，R、S不能1 QQ发器：SRDD在钟RS 触发器的R 和S 端之间加上一个非门，使保持互补关系，并S 作为唯一的一个输入信号D，即D 触发器由于R S 之间互补，使它们不可能同时1，所以输入信D 不需要加约束条件JK触发器：Qn+1 JQn KQ将钟控RS触发器的输出QQ分别通过反馈线连接到输RS上，利用Q和Q的互补R和S不

11、会同时为1，再另设输入信号 J 和K，即为JK 触发器在CP1 时：J1 且K0 触发器总为K1且J0触发器J0且K0触发器维持不变K1且J1触发器状态总会翻转，即Qn+1 无论J、K 取何值，都不会出RS0 的情况，所JK 触发器也不存在输入信号的约束条件T触发器：Qn+1TQn TQn (输出只与当前状态有关，对当前状态翻转，与输入无关，因此不能够成移位寄存器将JK触发器的J、K端相连作为一个T，即为T触发器。在CP1时，只要T1，触发器状态总发生翻转。边沿触发器：仅在脉冲的某个规定跳变（上升沿或下降沿）到来时才接收输入信号，并根据该时刻的输入确定触发器的状态下降沿触发JK 触发器：JK

12、触发器状态方程一致，仅CP 10 的下降沿时触发上升沿触发的维持阻塞D 触发器：与D 触发器状态方程一致，仅CP 01 的上升沿时触发CP 端 有 无 表示触发器采用上升沿边沿触发 CP 端 有 且有 表示触发器采用下降沿边沿触发 CP 端 无 无 表示触发器采用高电平触发CP端 无 有 表示触发器采用低电平触时序逻辑电路 一般由组合逻辑电电路两部分组时序逻辑电路主要特点在于它具状态时序逻辑电路 一般由组合逻辑电电路两部分组时序逻辑电路主要特点在于它具状态，随着时间的推移和外部输入的变化，该状态也相应地发生转换同步时序逻辑电路设的时钟脉冲，所有触发器的状态变化在同一个时钟脉冲控制下同时发生异步

13、时序逻辑电路不设的时钟脉冲，不允许两个或两个以上输入信号同时发生变化必一个输入引起的电路状态变化稳定后才允许下一个输入发生变化型时序逻辑电路，输出不仅与当前输入有关，同时与当前状态有关型时序逻辑电路，输出仅与当前状态有关2 n 进制计数器：其计数过程中按二进制自然态序循环启遍历了2 n 个独立状态，又称n 位二进制计数器移位寄存器：在时钟信号的控制下，所寄存的数据依次向左(由低位)或向右(向低位)移位的寄存器TTL 门电路中输入端悬空相当于接于“1” 所需触发器数目 n 与电路状态数 N 应满足关系式：2 根据设计功能要求，建立原始状态表或状态对原始状态表或状态图进行化对简化后的原始状态表进行状态分配和编选择触发器类型，根据电路的状态数确定所需的触发器个数，并导出状态方程，再列出输出方程及触发器驱动方根据输出方程及驱动方程设计并画出逻辑电路得到所需电路图后，用电路分析法对其功能进行验证，电路存在无关状态时要检查电路能否自启明确电路各个组成部分