PART2 PLD硬件特性与编程技术

1、Part2 可编程器件及其编程技术概述1234熔丝和反熔丝结构都只能编程一次,称为OTP器件.(One Time Progamming)大部分FPGA采用此种编程工艺,由于掉电后信息丢失,因此,需要专门的配置芯片用于上电配置.大部分CPLD采用此种编程工艺,由于掉电后信息不丢失,因此,不需要专门的配置芯片.5大的PLD生产厂家最大的PLD供应商之一FPGA的发明者，最大的PLD供应商之一ISP技术的发明者提供军品及宇航级产品67F=BD8(Programmable Read Only Memory)91011121314(Programmable Logic Array)15软件算法过于复杂.

2、16(Programmable Array Logic)17在输出端增加锁存器和触发器及反馈就可以实现时序逻辑18Generic Array Logic在输出部分增加了输出逻辑宏单元(OLMC),可形成多种组态19202122(Complex Programmable Logic Device)从邻近宏单元借位而来.可编程寄存器,可以选择采用全局或局部时钟或清零23每16个宏单元组成一个LAB(Logic Array Block)逻辑阵列块.多个LAB由通过PIA(Programmable Interconnect Array)连在一起2425262728可配置为输入、输出和双向29(Look

3、 Up Table, LUT)基于SRAM技术，N个输入需要有2N个存储位3031Altera Cyclone 系列器件原理32器件框图33Altera Cyclone系列结构与原理LE（Logic Element)日最基本的可编程单元3435本模式适于实现通用逻辑应用和组合逻辑363738394041M4K存储器42M4K存储器的特性43Cyclone 器件的PLLCyclone器件内置最多2个增强型得了锁相环，它可以提供给用户高性能的时钟管理能力，诸如频率合成、可编程移相、片外时钟输出、可编程占空比、失锁检测、以及告诉的差分时钟信号的输入和输出。 Cyclone器件内部的锁相环可以简化板级

4、设计的时序问题。 Cyclone的锁相环为客户应用提供了高性价比的时序控制方案。这些应用包括了消费品、通讯产品、计算机、汽车电子、工业及无线系统。 44Cyclone器件支持的I/O标准单端I/O标准 45双端I/O标准4647 另一种方法是在器件中嵌入某种逻辑功能模块,与EDA工具软件相配合提供一种嵌入式逻辑分析仪,帮助测试工程师发现内部逻辑问题.Altera的Signal TAPII是代表之一.4849JTAG测试JTAG(JointTestActionGroup;联合测试行动小组)是一种国际标准测试协议(IEEE1149.1兼容)，主要用于芯片内部测试。现在多数的高级器件都支持JTAG协

5、议，如DSP、FPGA器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。50JTAG最初是用来对芯片进行测试的，基本原理是在器件内部定义一个TAP（TestAccessPort;测试访问口）通过专用的JTAG测试工具对进行内部节点进行测试。JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试。现在，JTAG接口还常用于实现ISP(In-SystemProgrammable&;在线编程)，对FLASH等器件进行编程。51525354555657Xilinx公司的FPGA和CPLD器件系列58A

6、ltera公司的FPGA和CPLD器件系列59Altera公司FPGA的配置主动配置:由FPGA器件引导配置操作过程,它控制着外部存储器和初始化过程.被动配置:由外部计算机或控制器控制配置过程.根据数据线的多少又可以将配置方式分为并行配置和串行配置两类 .经过不同组合就得到四种配置方式：主动串行配置（AS）、被动串行（PS）、被动并行同步（PPS）、被动并行异步（PPA） 606162可见,被动的配置方式(即由外部计算机控制的配置方式)得到广泛应用.一般情况下,在实验系统中,常用被动配置方式.而在应用系统中,多数情况下由FPGA主动引导配置操作过程,FPGA从外部专用存储芯片中获得配置数据.6

7、3Flex10K系列器件的配置可用配置方式:passive serial (PS),passive parallel synchronous(PPS)passive parallel asynchronous (PPA)Joint Test Action Group(JTAG) 配置方式选择方法:如果只使用JTAG方式,MSEL引脚应接地,JTAG方式具有最高优先权64FLEX各类型器件所需的配置空间大小65Passive Serial Configuration using a configuration device配置芯片EPC1或EPC2,用于存放配置数据.66Passive Seri

8、al Configuration using a Microprocessor67Multi Device Passive Serial Configuration using a Microprocessor68Passive Serial Configuration using a Download Cable在这种配置方式中,一个智能主机(例如:PC机)将数据从一个存储器件传输到FPGA,通过USB Blaster, MasterBlaster, ByteBlasterII 或ByteBlasterMV电缆. 69PS configuration with a Download Cable&Configuration Device Circuit70Passive parallel synchronous (PPS) configuration71PPS时序72Passive Parallel Asynchronous (PPA) configuration73JTAG ConfigurationJTAG提供了边缘扫描