扇入数 扇出数_第1页
扇入数 扇出数_第2页
扇入数 扇出数_第3页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、TTL与非门的技术参数(输入输出电平,扇入扇出数,噪声容限等)输入和输出的高、低电平最小输出高电平VOHQ%(A)=2.4 V最大输出低电平Vol=Vces=0.5V最大输入低电平Vil=Vi(B)=0.8V最小输入高电平Vih=Vj(D)=2.0V由于不同类型TTL器件,其vI-vo特性各不相同,因而其输入和输出高、 低电平也各异。噪声容限噪声容限表示门电路的抗干扰能力。二值数字逻辑电路的优点在于它 的输入信号允许一定容差。反相器的传输特性中的输入、输出高、低电 平绘制成图4.4.4所示,由此图可知,高电平(逻辑1)所对应的电压范 围(V田VOH)和低电平(逻辑0)所对应的电压范围(volv

2、il)分别称之 为高、低电平的噪声容限,用符号VNH和VNL表示:VNH=VOHVIHvVccFqhVNL=VILVOL未定义域VlLKklYo0 -图4.4.4噪声容限的图解3.扇入与扇出数扇入数:TTL门电路的输入端的个数,例如一个3输入端的与非门,其扇入数Ng。扇出数:以TTL与非门带同类门作为负载时来讨论,有两种情况,一种情况是负载电流从 外电路流入与非门,称为灌电流负载;另一种是负载电流从与非门流向外电路,称为拉电流负载。灌电流工作情况Vte (5V| Vcc (BV)驱动门驱动门图4.4.5与非门的带负载能力(a)灌电流负载(b)拉电流负载图4.4.5(a)表示TTL与非门的灌电流

3、负载的情况。图中左边为驱动门,右边为负载门,当驱动 门的输出端为逻辑0(低电平kOL)时,负载门由电源kcc通过Rb1、孔的发射结和输入端有电流 妃灌入驱动门的t3集电极,这就是灌电流负载。当负载门的个数增加时,总的灌电流妃将增加, 同时也将引起输出低电平VOL的升高。因为,TTL门电路的标准输出低电平kOL=0.4k,这就限 制了负载门的个数。在输出为低电平的情况下,所能驱动的同类门的个数由下式决定:此M鱼我5拉电流工作情况当驱动门的输出为高电平时,将有电流知从驱动门拉出而流至负载门。当负载门的个数增多 时,必将引起输出高电平的降低,但不得低于标准高电平的低限值Vih=2Vo这样,输出为高电

4、 平时的扇出数可表示如下:七,而T驱动口h馈载门。通常基本的TTL门电路,其扇出数约为10,而性能更好的门电路的扇出数最高可达3050。传输延迟时间传输延迟时间是表示门电路开关速度的参数,它表示门电路在输入脉冲波形的作用下,其输出波形相对于输入波形延迟了多长的时间。功耗功耗包括静态功耗和动态功耗。所谓静态功耗指的是当电路没有状态 转换时的功耗,即与非门空载时电源总电流农与电源电压VCC的乘积。输出为低电平时的功耗称为空载导通功耗PON ;输出为高电平时的功耗 称为截止功耗POOF,PON总比POOF大。动态功耗只发生在状态转换的 瞬间,或者电路中有电容性负载时,例如TTL门电路约有5pF的输入 电容,由于电容的充、放电过程,将增加电路的损耗。延时一功耗积理想的数字电路或系统,要求它既具有高速度,同时功耗又低。在工 程实践中,要实现这种理想情况是较难的。高速数字电路往往需要付出 较大的功耗为代价。一种综合性的指标叫做延时一功耗积,用符号DP 表示,单

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论