2数电复习10课件lecture21计数器应用_第1页
2数电复习10课件lecture21计数器应用_第2页
2数电复习10课件lecture21计数器应用_第3页
2数电复习10课件lecture21计数器应用_第4页
2数电复习10课件lecture21计数器应用_第5页
已阅读5页,还剩42页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、数字电子技术Lecture 21:时序逻辑电路(4)1内容提要任意进制计数器的设计(MN)顺序脉冲发生器序列信号发生器2计数器374LS190加/减计数10进制74LS1917416016进制加法计数74161 (74LS161)计数器“异步”:立刻生效。“同步”:等待下一个CLK上升沿到达时生效。4型号清零方式预置数方式74x16x异步同步74x19x/异步计数器用常用进制计数器 MN任意进制计数器: 在N进制计数器的顺序计数过程中,只要能跳过(NM)个状态,就可以得到M进制计数器。5置数法(置位法)置零法(复位法)计数器用常用进制计数器任意进制计数器: MN6从这个状态译出清零信号。暂态(

2、若为同步置零方式,则应将此状态包含在有效循环内)有效循环(M个状态)无效状态(N-M个)置零法(复位法)计数器用常用进制计数器任意进制计数器: MN7有效循环(M个状态)无效状态(N-M个)可以在任意状态置数,只要跳过N-M个状态就能得到M进制的计数器。置数法(置位法)计数器用常用进制计数器任意进制计数器: MN8如74190,74191注意:对于异步置数的计数器,应从Si+1状态译出置数信号。由于计数状态是立刻改变,所以Si+1是暂态,不包含在有效循环内。置数法(置位法)计数器用常用进制计数器任意进制计数器: MN任意进制计数器: 需用两片以上的N进制计数器前提:M可分解10整体置数法整体置

3、零法并行进位法串行进位法计数器用常用进制计数器 MN任意进制计数器: 需用两片以上的N进制计数器 以低位片的进位信号作为片的时钟输入信号。两片始终同时处于计数状态。11串行进位法计数器用常用进制计数器任意进制计数器: MN 例:利用74LS160实现100进制计数器。分析:100可分解成10X10,故可用两片74LS160实现100进制计数器。12串行进位法计数器用常用进制计数器任意进制计数器: MN 例:利用74LS160实现100进分析:100可分解成10X10,现100进制计数器。60实13两片计数器始终工作在“计数”故模式。串行进位法计数器用常用进制计数器任意进制计数器: MN 例:利

4、用74LS160实现100进分析:100可分解成10X10,故现100进制计数器。14串行进位法低位片的进位输出作为片的时钟输入(因为是上升沿触发, 实故需反相)计数器用常用进制计数器 MN任意进制计数器: 需用两片以上的N进制计数器 以低位片的进位输出信号作为片的工作状态控制信号,两片的计数脉冲(时钟)接在同一计数输入脉冲信号上。15并行进位法计数器用常用进制计数器任意进制计数器: MN 例:利用74LS160实现10016两片的时钟输入端接到同一个时并行进位法计数器用常用进制计数器任 MN 例:利用74LS160实现1017并行进位法意低位进片制始计终工数作器在“计 数”模式;片的工 0作

5、模式由低位片的进位输出控制。计数器用常用进制计数器 MN 例:用74LS160任意进制计数器:24进制加法计数器分析:若要实现的M进制可分解成两个小于N的因数相乘,即MN1N2,则先将N进制计数器接成N1进制和N2进制计数器,再采用串行进位或并行进位M进制计数器。方式将两个计数器连接起来,18计数器用常用进制计数器 MN 例:用74LS160任意进制计数器:24进制加法计数器1D0D1D2D3D0D1D2D3EPETEPETCLD RDCLD RD进位输出111174LS16074LS160CLKCLKQ0CLKQ01计数脉冲Q3Q3Q1 Q21Q1 Q219计数器用常用进制计数器 MN 例:

6、用74LS160任意进制计数器:24进制加法计数器1D0D1D2D3D0D1D2D3EPETCCLD RD进位输出111174LS160CLKRDCLKQ01计数脉冲Q3Q3Q0Q1Q21Q1 Q2204进制计数器(10010110)CLKET74LS160EPLD计数器用常用进制计数器 MN 例:用74LS160任意进制计数器:24进制加法计数器1D0D1D2D3D0D1D2D3EPETCLD RDC进位输出111174LS160CLK计数脉冲CLKQ0RD1Q3Q3Q1 Q21Q0Q1Q2216进制计数器(10010100)LDCLKET74LS160EP计数器用常用进制计数器 MN 例:

7、用74LS160任24进制1D0D1D2D3D0D1D2D3EPETEETCCLD RDCLD进位输出11CLK计数脉冲1174LS16074LS160CLKQ0KQ0RD1Q3Q3Q1 Q21Q1 Q222意串进行制进位计方数式器:计到1001后置数,同时触发加计计数数器器。计数器用常用进制计数器 MN 例:用74LS161任意进制计数器:32进制加法计数器23计数器用常用进制计数器 MN 例:用74LS161任意进制计数器:32进制加法计数器1D0D1D2D3D0D1D2D3EPETCCLD RD进位1174LS161输出1RDCLKQ01Q3Q3Q0Q1Q2Q1 Q2CLK计数脉冲241

8、6进制计数器CLKLDET74LS161EP计数器用常用进制计数器 MN 例:用74LS161任意进制计数器:32进制加法计数器1D0D1D2D3D0D1D2D3EPETCLD RDC进位输出11174LS161CLKQ0RD1Q3Q3Q1 Q2Q0Q1Q2CLK计数脉冲252进制计数器(11111110)CLKLDET74LS161EP计数器用常用进制计数器 MN 例:用74LS161任32进制1D0D1D2D3D0D1D2D3EPETEP ETCLC LDRDCLD RD进位输出11174LS1617LS161CLKQ01Q3Q3Q1 Q2Q0Q1 Q2CLK计数脉冲26意并进行制进位计方

9、数式器:用低位的进位信号控制高位加片法的计工数作器状态。计数器用常用进制计数器 MN任意进制计数器: 需用两片以上的N进制计数器前提:M可分解27整体置数法M不可分解时 (包括可分解时)整体置零法并行进位法串行进位法计数器用常用进制计数器 MN任意进制计数器: 需用两片以上的N进制计数器 首先将两片N进制计数器按串行进位方式或并行进位方式联成N 进制计数器 (N=NNM),再按照MN需用两片以上的N进制计数器例:用74LS160接成29进制计数器。29整体置零法计数器用常用进制计数器任意进制计数器: MN 需用两片以上的N进制计数 例:用74LS160接成29进制计数器。30器先把两片74LS

10、160接成100进制计数器。整体置零法计数器片计数到2,低当用常用进制计数器任意进位片计数到9,即整体 MN计数到29时,译出清零信号(异步),将两片 需用两片以上的N进制计数器整体清零。 例:用74LS160接成29进制计数器。31可靠性较差,进位处理麻烦整体置零法计数器用常用进制计数器任意进制计数器: MN 需用两片以上的N进制计数 例:用74LS160接成29进制计数器。32先把两片74LS160接器成100进制计数器。整体置数法计数器用常用进制计数器任 MN 需用两片以上的N进制计数 例:用74LS160接成29进制计数器。33整体置数法当片计数到2,意低位片计数到8,即整体计数到28

11、时,译出置数信号(同步),器将两片整体置数成0000。计数器用常用进制计数器任意进制计数器: MN需用两片以上的N进制计数器例:用74LS161接成53进制计数器。34整体置零法/整体置数法计数器用常用进制计数器任意 MN 例:用74LS161接成53进制。D0 D1 D2D3D0 D1D2D3EPETEPETC LDRDCLD174LS16174LS161CLK1CLKQ0CLKQ0RDQ3Q3Q1 Q2Q1 Q2计数脉冲进位输出35先将两片161接成256进制计数器。当片计到0011,低位片计到0100,即整体计整体置零法/整体置数到00110100=52时,译出置数信号(同步),将两片整

12、体置成0000顺序脉冲发生器 在一些数字系统中,有时需要系统按照事先规定的顺序进行一系列的操作,这就要求系统的控制部分能给出一组在时间上有一定先后顺序的脉冲信号,能产生这种信号的电路就是顺序脉冲发生器。36顺序脉冲发生器 由移位寄存器的顺序脉冲发生器CLK0Q0t0Q1tDC1QDC1QDC1QDC1Q0Q2tQQQQCLK0Q30tQ0Q1Q2Q3t(a)电路(b)波形37Q0-Q3端依次输出正脉冲,并不断循环。顺序脉冲发生器 由移位寄存器的顺序脉冲发生器CLK0Q0t0Q1tDC1QDC1QDC1QDC1Q0Q2tQQQQCLK0Q30tQ0Q1Q2Q3t(a)电路(b)波形38需要采用自

13、启动反馈电路。且触发器状态利用率低。顺序脉冲发生器 由“计数器+译”的顺序脉冲发生器39顺序脉冲发生器 由“计数器+译”的顺序脉冲发生器40只用了低三位输出端,故一个8进制计数器。顺序脉冲发生器 由“计数器+译”的顺序脉冲发生器41译地址端依次出现000-111,故可在P0-P7端依次得到输出脉冲信号(出 现在CLK=0期间的负脉冲)。脉冲发生器为什么要在CLK=0时选通 译:与计数器翻转时间错开,消除竞争。42器地址端依次出现 11,故可在P0-P7端得到输出脉冲信号。序列信号发生器 在数字信号的传输和数字系统的测试中,有时需要用到一组特定的串行数字信号,这样的信号称为序列信号,产生序列信号的电路称为序列信号发生器。43序列信号发生器 由“计数器+数据选择器”的序列信号发生器:44序列信号发生器 由“

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论