数字电子技术基础(第四版)第4章组合逻辑电路解析

1、1学习要点 了解组合逻辑电路的特点和工作原理。 掌握组合逻辑电路的分析、设计方法。 了解组合逻辑电路中的竞争冒险现象。第四章 组合逻辑电路12 概 述23数字电路组合逻辑电路：t时刻输出仅与t时刻 输入有关，与t以前的 状态无关。时序逻辑电路：t时刻输出不仅与t时刻 输入有关，还与电路过 去的状态有关。34组合电路范畴：时序电路范畴：加法器、译码器、编码器、数据选择器、只读存储器计数器、寄存器、动态存储器组合电路是时序电路的一部分45组合电路：组合逻辑 电路组合逻辑电路的框图56组合电路的特点：输出仅由输入决定，与电路之前状态无关；电路结构中无反馈环路（无记忆）；能用基本门构成，即任何组合逻辑

2、电路都能用三种基本门实现。67 组合逻辑电路的 分析和设计78 组合逻辑电路的分析89逻辑图逻辑表达式 1 1 最简与或表达式 2 2 例1：910最简与或表达式 3 真值表 3 4 电路的逻辑功能当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。 4 1011例2：功能：输入不一致鉴别器12例3：功能：可控的两位二进制原码至反码的变换电路。13例4：函数表达式：真值表：电路功能： 一位数字比较器1314例5 (P162)15 组合逻辑电路的设计二、设计步骤一、设计任务 用基本逻辑门设计出能完成实际

3、问题 或命题要求的电路。1516例1： 设计一个监视交通信号灯工作状态的逻辑电路。当信号灯发生故障时发出信号提醒工作人员进行维修。16171. 抽象输入变量输出RAGZ00010010010001111000101111011111输入变量:红（R）、黄（A）、绿（G） 规定灯亮时为“1”，不亮时为“0”输出变量：故障信号（Z） 规定正常工作时Z=0，故障时Z=12. 列出真值表3. 写出逻辑表达式17184. 化简5. 最简与或表达式6. 画出电路图181919例2： 码制转换电路的设计。 要求：输入为三位二进制码， 输出为格雷码。解：1）真值表20202）化简3）逻辑图21 若干常用的组合

4、逻辑电路2122 编码器编码的任务：把原始数据、指令或标志信 号变换成该系统所采用的数 码制。编码器：把指令或状态等转换为与其对应 的二进制信息代码的电路。 普通编码器 优先编码器222324一、二进制编码器 设：编码器有M个输入，在这M个输入中，只有一个输入为有效电平，其余M-1个输入均为无效电平。有N个输出。则二者之间满足M2N的关系。例：设计一个编码器，要求把07这8个十进制数编成二进制代码。用与非门实现。（假设有效电平为低电平）二进制编码器将一般信号编为二进制代 码的电路。25有效电平为 0约束条件：25解：1）确定二进制代码的位数 M=8=23 N=3 2）列出编码表 2626273

5、）写出对应的逻辑表达式：274）画逻辑图28画逻辑图：2829二、8421BCD码编码器（二十进制编码器）输出：四位二进制代码输入：09共十种状态解：1）确定二进制代码的位数。 M=10 由M2N 得N=4 2）列编码表30313）写出逻辑表达式：4）画逻辑图（略）3232三、优先编码器8线-3线优先编码器 74HC1481、功能表 输入： ,共8个输入端 （脚注号码越大，优先 权越高），低电平有效。输出：选通输入端(片选端):选通输出端:扩展输出端:33333474HC148内部结构低电平3435例：用两片74HC148优先编码器组成一个16线-4线优先编码器，将 16个低电平输入信号编为0

6、0001111共16个4位二进制代码。其中 的优先权最高， 的优先权最低。35363637374.3.2 译码器译码：把二进制数码“翻译”成十进制数码或“翻译”成其他形式的代码或控制电平。对于译码器输入端的某一种组合，只有一个输出端为有效电平，其余输出端均为相反电平。3838一、二进制译码器例：设计一个三位二进制代码的译码器（3线8线译码器）解：1）分析要求输入：一组三位二进制代码。输出：与代码相对应的8个信号。3939输 入输 出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y0000000000010010000001001000000100011000010001000001000010100

7、10000011001000000111100000002）真值表40403）逻辑表达式：4）画逻辑电路图 1、二极管译码矩阵 2、用与非门构成的译码器4141二极管译码矩阵4242低电平输出附加控制端用与非门构成的译码器4343二、中规模集成译码器74HC1381、逻辑符号译码输入使能输入译码输出低位高位4444输 入输 出S1A2A1A00XXXX11111111X1XXX11111111100001111111010001111111011001011111011100111111011110100111011111010111011111101101011111110111011111

8、112、74HC138的功能表：453. 逻辑表达式：464748例1：三、用译码器构成函数发生器P186请写出Y的逻辑函数式49例2：用74138构成下 列函数发生器：解：504.3.3 数据选择器数据选择器是一个多输入、单输出的组合电路，它的功能类似于一个多档开关。51一、双四选一数据选择器741531、逻辑图522、逻辑符号（半片）S=1无论D3D0为何值，选择器不工作。0可以传送数据。2）A1A0 数据选择端，相当于地址。1）S使能输入注意：3）D3D0 数据输入端。533、功能表4、逻辑函数式54设计实例1：用两个“四选一”接成“八选一” 55设计实例2：用2N选一数据选择器实现 N

9、+1个变量的逻辑函数。 设计思想： 将N个变量接数据选择器的选择输入端（即地址端） 余下的一个变量作为数据选择器的数据输入端。 56例：用74153实现三变量函数。 解一：设B接A1，C接A0。 57解二：设A接A1，B接A0。 584.3.4 加法器一、一位加法器1. 半加器定义：半加两个一位二进制数相加，不考虑进位输入。半加器实现半加逻辑的电路设计步骤：1）输入变量A,B表示两个一位二进制数。 输出变量S相加后的和数。 输出变量CO 向高位的进位数。592）真值表3）逻辑函数式4）逻辑图602. 全加器定义：全加两个同位的加数和来自低位的进位数三者相加。全加器实现全加逻辑的电路。61设计步骤：1）输入变量 Ai, BiA、B两个数的第i位。 Ci-1来自低位的进位。 输出变量 Si 本位数和。 Ci 向相邻高位的进位数。2）真值表3）逻辑函数式624）逻辑图63利用串行进位加法器实现：64函数表达式：真值表：电路功能： 一位数字比较器644.3.5 数值比较器654.4 组合逻辑电路 中的竞争冒险65664.4.1 竞争-冒险现象及成因67一、竞争组合电路中，若某个变量通过两条以上的路径到达输出端，由于每条路径上的延时不同，到达终点的时间就有先有后。这一现