数字电子技术实验讲义(电)

1、 可修改 欢送下载 精品 Word 可修改 欢送下载 精品 Word 可修改 欢送下载 精品 Word数字(shz)电子技术实 验 指 导 书杨延宁 编延安大学(yn n d xu)信息学院2021年5月前言(qin yn)数字电路是一门(y mn)理论性和技术性都较强的技术根底(gnd)课,实验(shyn)是本课程的重要教学环节,必须(bx)十分重视。本实验讲义是为通信工程专业学生作数字电路实验而设计和编写的。编写时考虑了本专业的现行方案学时、所用教材内容及后续课程内容等。本讲义编写了八个实验,每个实验方案用时180分钟。一、数字电路实验目的1、验证、稳固和补充本课程的理论知识,通过理论联系

2、实际,进一步提高分析和解决问题的能力。2、了解本课程常用仪器的根本原理、主要性能指标, 并能正确使用仪器及熟悉根本测量方法。3、具有正确处理实验数据、分析实验结果、撰写实验报告的能力,培养严谨、实事求是的工作作风。二、实验准备要求实验准备包括多方面,如实验目的、要求、内容以及与实验内容有关的理论知识都要做到心中有数,并要写好预习报告。预习报告可以简明扼要地写一些要点,而不需要按照什么格式,只要自己能看懂就行。内容以逻辑图与电路图(连线图)为主,附以文字说明或必要的记录实验结果图表。在预习报告中要求将逻辑图与连线图同时画出，这是因为，只有逻辑图那么不利于连接线路，而只有连线图那么反映不出电路逻辑

3、图。在实验过程中一旦出了问题,不便进行理论分析。特别当电路较复杂时还应将逻辑图与连线图结合起来。三、数字电路实验中的常见故障及排除数字电路实验(shyn)过程的第一步,一般(ybn)都是连接线路,当线路(xinl)连接好后,就可以(ky)加电进行试验。假设(jish)加电后电路不能按预期的逻辑功能正常工作,就说明电路有故障,产生故障的原因大致有以下几个方面:1、电路设计错误。2、布线错误。3、集成块使用不当或功能不正常。4、接触不良。5、电源电压不符合要求。在我们的实际实验过程中,故障最多的情况当属接触不良和布线错误。为了使实验能顺利进行,减少出现故障的可能性,实验过程必须做到仔细、认真、有步

4、骤地进行。并注意以下几点:1、插集成元件时,应注意校准其所有引脚,使其端、直、等距。然后慢慢插入实验板,以免用力过猛而折断或弯曲集成元件的引脚。并注意集成元件方向,以免倒插。双列直插式集成元件一端具有半圆形定位标记,其下方为第1引脚,上方为最后一个引脚,引脚序号以逆时钟方向递增。2、在布线之前,最好先对实验所用集成元件进行逻辑功能测试,这样就可以防止在实验中因元件功能不正常而产生电路工作不正常。实际上预先检查元件的逻辑功能并不需花费多少时间。3、布线所用导线为单芯直径约0.6nm的导线,布线时注意导线不要垮接在集成元件的上面,也不要使其交叉连接在空中搭成网状,而应使导线贴近实验板连接,沿水平和

5、垂直两个正交方向走向。4、布线时应有顺序地进行,以免漏接。连接时,首先连接固定电平的引脚,如电源正负极、门的多余输入端、工作过程中保持高电平或低电平的置位、复位和选通端等。然后再按照信号流向顺序依次布线。5、对于使用集成元件较多的大型实验,应分块连接，调试,最后总体连接。在实验(shyn)电路设计正确的情况下,布好线又经检查(jinch)后,一般出问题的机率是不多的。并且数字电路中的故障一般比模拟(mn)电路中的故障较易检查和排除。对于实验中出现的故障进行排除时,要保持(boch)头脑冷静,有分析地逐步(zhb)进行,防止抱着侥幸心理乱碰,或在几分钟内找不到故障所在,那么束手无策,甚至把连线全

6、部拨掉,从头开始,这样太浪费时间。下面推荐两种排除故障的方法:、逻辑分析法。接通电源后,置电路于初始状态,并用单步工作方式给电路输入信号,观察电路工作情况,如有问题,那么不要急于检查,而应继续给电路以不同的输入,记录电路的输出或状态。由此可得电路的一张真值表或状态转换表。然后与正确的情况进行比拟分析,从而判断故障的性质、原因及所在位置。2、逐级追查法。逐级追查法即根据电路的逻辑图顺序检查各级的输入与输出。其方向既可以由输入至输出逐级检查,也可以由输出到输入逐级检查。目录(ml)实验(shyn)一 组合(zh)逻辑电路设计(SSI) 实验(shyn)二 编码器与译码器实验(shyn)三 全加器及

7、其应用实验四 数据选择器及应用实验五 时序电路的测试与设计实验六 集成计数器实验七 节日彩灯设计实验(shyn)八 六人抢答器设计(shj)附录(fl)一 数字(shz)实验箱简介附录(fl)二 半导体集成电路型号命名法附录三 集成电路引脚图实验(shyn)一 组合逻辑电路(lu j din l)设计(SSI)一、实验(shyn)目的1、掌握组合逻辑电路(lu j din l)的一般设计方法。2、了解多输出组合(zh)逻辑电路设计技巧。二、实验原理逻辑电路分为组合逻辑电路和时序逻辑电路两种,组合逻辑电路设计那么是各种逻辑设计的根底。组合逻辑电路的设计步骤为：1、根据实际命题作数学抽象列出真值表

8、。2、由真值表列函数表达式。3、化简逻辑函数并根据所用的器件变换逻辑函数形式。4、画逻辑图。在采用小规模集成电路SSI的情况下,电路设计的最正确标准为：1、使用的逻辑器件数要最少,这就要求逻辑函数中的项数最少。2、逻辑网络中的连线数要最少,这就要求逻辑函数各个项的变量数要最少。在设计多输出函数时,为了到达上述二标准,应使化简后的函数中包含更多的公共项。三、实验仪器及材料稳压电源一台 74LS00 二块74LS10 一块74LS86 一块 74LS04 一块四、实验内容1、设计一个将8421BCD码转换为余3BCD码的代码转换器,所用器件为一块74LS04，两块74LS00，一块74LSl0，写

9、出设计过程，画出逻辑图、连线图,测试其功能。2、用一块74LS86设计一个四位二进制码的原反码转换电路,输入为A：A3A2A1Ao和控制端M,当M为0时,输出为原码A3A2A1Ao；当M为1时输出为反码画出逻辑图、连线图，并测试其功能。8421BCD码与余3码转换(zhunhun)真值表NA B C DE F G H01234567890 0 0 0 0 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0

10、1 11 1 0 0实验(shyn)二 编码器与译码器一、实验(shyn)目的1.了解译码器、编码器的工作原理及其逻辑(lu j)功能。2.掌握译码器、编码器的扩展方法及在多输出组合(zh)函数设计中的典型应用。二、实验(shyn)仪器与器材1.数字逻辑实验仪1台2.数字万用表1块3.直流稳压电源1台4.74LS8148两块，74LS00一块，74S138两块，74S20一块三、 预习要求1.复习编码器、译码器的工作原理。2.熟悉编码器与译码器的扩展方法及典型应用。3.熟悉74LS148、74LS138的外形及引脚排列。四、实验原理1.编码器原理数字电路处理、存储及传输的信息是二进制码，而人们

11、在自然界中遇到并习惯的那么为非二进制信息。因此就需要有一种将非二进制信息转化为二进制信息的电路。给每个表示信息的符号按一定的规律赋于二进制码的过程称为编码。如在计算机中将十进制数09、大小写英文字母、各种运算符和各种控制符按一定规律编为二进制码，称为ASCII码；在程控 中，将话音信号采样、量化后编为二进制码；在各种数字测量仪表中，将被测量信号转化为二进制码，等等。在数字系统中，编码占有很重要的地位。编码器12m20212n图21实现编码功能的电路即编码器。编码器的逻辑符号如图2-1所示。图的左边为输入线，每一条输入线代表一个数符或字符，图的右边为输出线，全部输出线输出的每种组合对应于一条输入

12、线上数符或字符的二进制码。在同一时刻，编码器的m条输入线只允许其中一条线上有信号。编码器输入端数m与输出端数n之间的关系为m2n。由于编码器不允许同时两条输入线上有信号，否那么会引起逻辑混乱。为此人们设计了优先编码器。如8线-3线优先编码器(74LS148)。10线-4线8421BCD码优先编码器(74LS147)。下面(xi mian)具体介绍8线-3线优先编码器(74IS148)图22图2-2为74LS148的逻辑(lu j)符号，表2-1为它的逻辑功能表。其中为选通输入(shr)端，为选通输出(shch)端， 为扩展(kuzhn)端， 和用于扩展编码功能，所有输入端和输出端都是低电有效。

13、为低电时，本集成块选通，编码器正常工作，否那么所有输出端均被封锁，输出高电平。只有当本集成块选通，且无输入时，即=0， ，、全为高电平时， 有效，说明本片无输入；当=0， 只有一个为零时， 0表示本片有输入。根据表3-1可得输出端函数表达式：译码器12m20212n图23最后指出，优先编码器还被广泛应用于各种优先控制系统中。如计算机中的优先中断控制电路，核电站优先报警系统等。2.译码器原理(yunl)译码是编码(bin m)的逆过程，它是将二进制码按它原意翻译成相应的输出信号。实现译码功能(gngnng)的电路称为译码器，其逻辑符号如图2-3所示。译码器输入(shr)的是二进制码，输入线数n为

14、二进制码的位数。输出(shch)的每条线与一组二进制码相对应，或者说每个输出函数是n个输入变量的一个最小项，故译码器有时被称为最小项发生器。译码器输入端数n与输出端数m之间的关系为m2n。在中规模集成电路中，有3线-8线译码器，4线-16线译码器，它们属于全译码，m=2n。还有4线-10线8421BCD十进制译码器，属于局部译码。另外，还有另一类完全不同的数字显示译码器，其MSI有BCD八段显示译码器和BCD七段显示译码器两类。下面着重介绍3线-8线译码器74LS138，其逻辑图如图24所示，表2-2给出了74LS138的逻辑功能。译码器被广泛应用于数据分配器、时钟脉冲分配器、数码显示和存储器

15、系统的地址译码器等方面。图24五、实验内容1.用2块8线-3线优先编码器74LS148实现16线-4线优先编码器。画出逻辑图，说明扩展后输出为原变量还是反变量；画出连线图，并依此在实验板上搭线；输入用0-1开关，输出用LED显示。验证电路的正确性，并做出记录。2.用两块74LS138实现4线-16线全译码。画出逻辑图画出连线图，并依此在实验板上搭线。输入(shr)用0-1开关(kigun)，输出用LED显示。验证电路(dinl)的正确性，并做出记录。3. 用一块(y kui)74LS138和一块(y kui)74LS20设计二输出组合逻辑函数，输入为三位二进制码A2A1A0，输出分别为偶函数F

16、e和奇函数Fo，画出逻辑图、连线图，搭线验证。六、实验报告要求： 1.画出各实验线路图及连线图，并说明其工作原理。2.画出验证电路正确性的数据表格，并填入实验结果数据，分析各实验结果数据，是否与理论相等。3.答复思考题1、2。七、思考题1.如何将74LS148扩展为32线-5线优先编码器。2.如何用一片74LS138实现5位地址的局部译码。实验(shyn)三 全加器及其应用(yngyng)一、实验(shyn)目的1.了解(lioji)用SSI器件实现(shxin)一位全加器的方法。2.掌握用MSI器件实现四位全加器的方法，并掌握全加器的应用。3.掌握MSI器件构成译码与显示的方法。二、实验仪器

17、及材料1.数字逻辑实验仪1台2.数字万用表1块3.直流稳压电源1台4.与非门74LS00二块 、异或门74LS86一块、四位超前进位加法器74LS283二块。三、预习要求1.复习全加器的工作原理。2.熟悉加法器的典型应用。3.熟悉74LS86、74LS283的外形及引脚排列。四、实验原理一全加器全加器的逻辑表达式为：全加和进位式中A和B分别为被加数和加数，C0为低位的进位。将S和C表达式稍加变换得：由此画出用SSI器件实现的一位全加器如图3-1所示。CoABCoAB图31 用SSI构成的一位全加器SSCC图32由SSI器件构成的全加器需较多的器件，连接线也较多，因而可靠性也较差，故目前(mqi

18、n)广泛使用的是由MSI构成的多位全加器。图3-2是一种超前进位(jnwi)的四位全加器74LS283。图中A4、A3、A2、A1，B4、B3、B2、B1为四位(s wi)二进制被加数和加数，C0为由最低位来的进位(jnwi)。S4、S3、S2、S1表示(biosh)各位全加器的和，C4为最高位相加后给出的进位。二全加器的应用1.由二进制全加器实现二进制减法运算在利用加法器完成减法运算时，最通常的做法是将减数的二进制数的每一位变反(O1，10)并且在最低位加1，其结果再同被减数相加。例如要实现S1=A1-B1，可作如下变换:用74LS283实现四位二进制加减法运算的逻辑图如图3-3所示。假设M

19、1，那么该图可实现四位二进制加法运算；假设M0，那么该图可实现四位二进制加法运算，请读者自行验证其正确性。图332.码制变换利用全加器实现码制变换是很方便的。例2-1试采用四位加法器完成余3码到8421码的转换。很明显，对于同样(tngyng)一个十进制数，余3码比相应(xingyng)的8421码多3。因此(ync)实现余3码到8421码的转换(zhunhun)，只需从余3码减去3码(0011)即可。由于(yuy)0011各位变反后成1100，再加1即为1101，因此，减(0011)可以用加(1101)等效。所以在四位全加器的A4A1接上余3码的四位代码，B4、B3、B2、B1上接固定代码1

20、101即可完成码制转换。同理，也可以用74LS283实现由8421码到余3码的转换， 其转换过程留给读者自己完成。例3-2用四位二进制加法器完成一位8421BCD码加法器。 两个用BCD码表示的数字相加，并以BCD码给出其和的电路称为BCD码加法器。当两个用8421BCD码表示的一位十进制数相加时，每个数不会大于9(l001)，考虑到低位来的进位，即两个一位十进制数进行全加时，最大的和为9+9+1=19，我们知道，当两个一位BCD码相加时，如果和数超过91001，或者有进位，都应该对这个和数进行加60110修正。用两片74LS283和少量SSI门电路即可组成一位BCD码加法器，其逻辑图如图3-

21、4所示。图中片(I)加法器实现A+B，片()加法器实现加6修正，四个门电路产生进位C，这个信号也就是修正控制信号。当进位输出C=1时进行加(0110)修正。产生十进制进位信号C=1的条件是:(l)当C4=1时(1619)；(2)当S4和S3同为1时(1215)；(3)S4和S2同为1时(1011)，如果写成表达式，那么得到：C=C4+S4S3+S4S2图35图34(三)译码、显示电路译码、显示电路是组合逻辑电路重要的功能部件。本实验采用的是BCD-7段字型译码驱动器74LS248。译码器的输入是BCD码(或8421码)。译码器的输出为七个电平信号ag，将这七个电平信号加到LED显示器(BS20

22、1或BS202)，即可显示出输入的十进制数。译码、显示电路的逻辑图，如图3-5所示。译码、显示电路在实验(shyn)中可作为通用的功能部件使用。五、实验内容(nirng)及方法1.用图3-1所示的一位全加器进行实验(shyn)，输入用0-1开关(kigun)，输出用LED显示(xinsh)。列表验证一位全加器真值表。利用该电路如何实现如下逻辑功能(a)(b)2.实验箱上，图3-5实验线路已接好，加电测试其功能(随意输入12组BCD码，观察显示结果是否正确。3.按图3-2及图3-5连接实验线路，C4用发光二极管显示，和用数码管显示，按表4-1的内容进行加法实验，将实验显示结果填入表中。表31A4

23、 A3 A2 A1B4 B3 B2 B1C4数码显示结果转换成十进制数0 0 1 00 1 0 10 1 0 00 1 0 11 0 1 01 1 0 14.按图3-3及图3-5连接实验线路，按表3-2内容进行减法实验，将实验显示结果填入表中。表32A4 A3 A2 A1B4 B3 B2 B1数码显示0 1 0 00 0 1 01 0 0 10 0 1 05.用四位(s wi)全加器实现自8421码到余3码的转换，列表(li bio)验证其真值表。6.(选做)按图34及图3-5完成(wn chng)一位8421 BCD码加法器实验(shyn)(和数S用数码(shm)显示器显示，进位C用LED显

24、示)，并按表3-3内容进行加法实验，将实验显示结果填入表中。表33A4 A3 A2 A1B4 B3 B2 B1进位C和S数码显示0 1 0 10 1 0 01 1 0 10 1 0 0六、实验报告1.画出各实验步骤的实验线路图，并说明其工作原理。2.整理、分析各实验结果数据，是否与理论相等。3.总结全加器在组合逻辑中的应用。七、思考题如何用2片74LS283实现8位二进制数的加减运算。实验(shyn)四 数据(shj)选择器及应用一、实验(shyn)目的1.熟悉(shx)MSI数据(shj)选择器的工作原理与逻辑功能。2.了解数据选择器的应用。二、实验设备与器件1.脉冲信号发生器2. 双四选一

25、数据选择器74LS1533.数字逻辑实验仪1台三、预习要求1.了解中规模数据选择器电路的原理、逻辑功能与使用方法。2.画出实验任务2的逻辑图，并列出需验证的真值表。3.分析实验任务3与任务4中电路的功能。四、实验原理数据选择器是常用的组合逻辑部件之一。数据选择器又称多路开关MUX，是一个多路输入、单端有的具有互补输出端输出的组合逻辑网络。其根本工作原理类似于一个单刀多掷开关，它有假设干个数据输入端D0 D1，假设干个控制输入端A0、A1和一个输出端Y，在控制端加上适当的信号，即可将某一路的输入作为输出，实现多通道数据传输。图41数据选择器的种类有：74LS157双二选一，74LS153双四选一

26、，74LS151八选一，74LS150十六选一等。图4-1是四选一数据选择器的原理框图。它有D0 、D1、D2和D3四个输入端，可以输入四路信号，当控制端有效时，A1和A0所加的信号符合某一编码例如A1O，A0O时，对应地将加到该门的信号(例如D0)送至输出端Y。其逻辑表达式为：中规模集成电路74LS153是一个双四选一数据选择器，其逻辑图如图42所示。、为电路选通端，A0、A1为地址控制端，同时控制两个四选一数据选择器的工作。当时，无论A0、A1处于什么状态，数据选择器的输出Y都等于0；中选通信号作用时()，数据选择器正常工作。图42不同型号(xngho)的数据选择器除可供选择的路数不同外，

27、有的还能同时输出互补的信号即原码(yun m)与反码，此外还有用集电极开路输出与三态输出的。一个四选一数据选择器有四个地址(dzh)码，应有两个地址输入端；八选一数据选择器有八个地址码，应有三个地址输入端，其余类推。当控制端的编码信号选中某一地址时，就将该地址的输入信息送至输出端，数据选择器的应用很广泛，下面仅举几例说明：1、多路信号共用(n yn)一个通道(总线(zn xin)传输将多路信号送入数据选择器的各数据输入端，靠控制端信号选择，使被选中的一路信号进入公共通道总线，实现信号的采集。当被选择的信号路数较多时，可以将数个多路选择器组合使用。是数据选择器最根本的使用方法。2、变并行码为串行

28、码将欲变换的并行码送至数据选择器的信号输入端，使组件的控制信号按一定的编码顺序依次变化，那么在输出端可获得串行码输出。图433、实现逻辑函数(l)实现全加器逻辑全加器是计算机的根本运算部件之一，它的和数Si及向高位的Ci的逻辑方程式为：除可使用专门的全加器部件外，也可以用一个双四选一数据选择器来实现。由图43可知，只要选其中两个变量如A、B作为控制信号，将另一个变量Ci-1按逻辑方程式的要求加至选择器的各输入端，即能实现上述全加器逻辑。(2)实现多变量函数图44由图43可见，用一个四选一的数据选择器很容易实现三变量逻辑函数，但应指出，以这种方式实现函数时，应将函数展成最小项之和的形式，因此对函

29、数化简是没有意义的，依此类推，八选一数据选择器可以实现四变量逻辑函数。当逻辑(lu j)方程式中变量较多时，可以采用路数较多的数据选择器实现，也可以用路数较少的选择器配合门电路来实现。例如，欲实现函数从函数表达式可以看出，各乘积(chngj)项均包含有A和B两个变量，可将表示(biosh)式整理得：此表达式可用4-4的电路(dinl)实现。五、实验(shyn)内容1.数据选择器的逻辑功能测试将双四选一数据选择器74LS153参照图45接线，测试其功能并填写功能表。将数字逻辑实验仪的脉冲信号源中固定连续脉冲4个不同频率的信号接到数据选择器4个输入端，将选择端置位，从输出端可观察到4种不同频率的脉

30、冲信号。图45分析上述实验结果并总结数据选择器的作用。2. 用数据选择器实现逻辑函数用双四选一数据选择器实现以下逻辑函数，写出设计过程，画出连线图，并测试结果。3.用74LS153构成一位全加器用74LS153实现一位全加器的逻辑功能，74LS153的两个输出分别代表和数SI及向高位的进位数CI。六、实验报告要求画出实验电路，写出必要的设计过程及验证的方法，记录实验结果。七、思考题1.怎样用四选一数据选择器构成十六选一电路?2.如有四个有四位(s wi)二进码组成的数，依次为10001、910001、81000和20010，怎样利用(lyng)数据选择器和一位译码显示装置实现上述四位数字的串行

31、显示?实验(shyn)五 时序电路的测试(csh)与设计一、实验(shyn)目的1.掌握(zhngw)常用时序电路分析、设计及测试方法。2.熟悉脉冲(michng)型同步时序电路的设计与测试方法。二、实验仪器及材料1.数字逻辑实验仪2.直流稳压电源3.双踪示波器4.数字万用表1块,5.双J-K触发器74LS73、四D触发器74LS174各2片、二输入端四与非门74LS00、四输入端二与非门74LS20各1片。三、预习要求1.认真阅读实验原理与内容并分析图5-2、图53的逻辑功能。2.画出设计电路逻辑图及连线图。四、实验原理1.时序逻辑电路的测试对时序逻辑电路的测试，可在CP端参加适宜的脉冲信号

32、，然后用示波器观察各单元部件之间的配合是否满足要求。例如，对图5-1所示3位二进制异步加法计数器的测试，可以采用以下几种方法：CP图 51 计数器的测试电路用示波器观察波形。在计数器的CP端参加1kHz的脉冲信号，然后用示波器分别测试脉冲信号CP的波形及计数器的输出端Q0、Q1、Q2的波形。用电平显示电路显示二进制数。在计数器的CP端参加1Hz的脉冲信号，然后用电平显示电路观察计数器的输出端Q0、Q1、Q2的状态变化。用数码管显示(xinsh)。在计数器CP端参加(cnji)1Hz的脉冲信号，将计数器的输出端接至字符译码器，译码器的输出接至数码管，由数码管可以(ky)显示计数器CP端输入脉冲的

33、个数。2. 时序电路的设计(shj)时序电路的设计(shj),就是根据给定的逻辑关系,求出满足此逻辑关系的最简单的逻辑电路图。时序电路的设计一般按以下几个步骤进行:分析给定的逻辑关系,确定输入变量和输出变量,建立状态表或状态图。状态化简,即合并重复状态,以得到最简单的状态图。状态分配,即状态编码,对每个状态指定一个二进制编码。确定触发器的个数和类型,求出输出方程、状态方程和驱动方程,并检查能否自启动,假设不能,那么需对电路方程进行修改。根据输出方程、状态方程和驱动方程画出逻辑图。由于时序电路有同步时序电路和异步时序电路两种类型,在处理设计步骤的时候,对异步时序逻辑电路,在把状态图转换成卡诺图进

34、行化简时,除了可以把无效状态当作约束项处理外,对某个触发器的次态来说没有时钟脉冲的电路状态也可以当作约束项处理,这样可以得到更简化的逻辑图。当时序电路中存在无效状态时,必须考虑电路的自启动问题,即考虑那些无效状态能否在时钟脉冲作用下自动进入到工作循环中来。任何一个系统在工作过程中会不可防止地受到各种干扰。在受到外界干扰时,电路可能会进入无效状态。如果电路是自启动的,那么经过假设干时钟周期后,电路一定能自动回到工作循环中。假设电路不能自启动,一旦进人某些无效状态,电路便无法恢复正常工作。五、实验内容1.按图52接好电路，然后分别用实验原理中 所介绍的3种方法对该电路进行测试，并记录电路的工作波形

35、、状态表以及显示脉冲数的字形。C CP 图 52 2.按图53接好电路(dinl)，然后分别用3种方法对该电路进行测试，并记录(jl)电路的工作波形、状态表以及显示脉冲数的字形。CP 1 图 53 3.用D触发器设计一个具有清零(qn ln)功能的同步六进制加法计数器,画出电路图,根据(gnj)电路图接好电路,用0-1开关作为计数脉冲(michng)输入,用发光二极管显示输出,验证是否符合设计要求。六、实验报告要求1.画出实验内容要求的波形及记录表格。2.总结时序电路特点，分析实验中各个电路的工作波形、状态表以及显示脉冲数的字形,弄清各个实验电路的逻辑功能及工作特点。 七、思考题1.将图52改

36、为同步工作方式,但不改变电路的逻辑功能,试画出电路图。2.比拟同步计数器和异步计数器各有什么特点。实验(shyn)六 集成(j chn)计数器一、实验(shyn)目的1.熟悉集成计数器逻辑(lu j)功能和各控制端作用2.掌握(zhngw)计数器使用方法3.掌握移位存放器的原理、逻辑功能及应用。4.熟悉移位型计数器的状态转换图及其自启动性能。二、实验仪器及材料1.数字逻辑实验仪2.直流稳压电源3.双踪示波器4.十进制计数器74LS290 2片、二输入端四与非门74LS00 1片三、实验预习要求1.认真阅读实验原理与内容。2.画出设计电路逻辑图及连线图。四、实验原理计数器是计输入脉冲的一个时序电

37、路，是由各类触发器级连而成的。它是数字系统中的根本局部，可作为计时单元、控制电路、信号发生器以及其它设备等，使用相当广泛。现在无论是TTL还是CMOS集成电路，都有品种齐全的MSI计数器。按工作方式可分为：同步和异步两种。按计数制可分为：二进制N=2n、十进制和任意进制N2n计数器。在二进制计数器中，又可进一步分为：加法、减法和可逆计数器。下面介绍几种常用的计数器及其应用。1.异步二五十进制计数器74LS90、74LS290这两种型号的计数器，功能完全相同，只是引脚的排列不同而已，它们的引脚排列如图61所示，内部逻辑电路如图62所示。图中左边的触发器和右边的三个触发器分别构成了二进制和五进制计

38、数器。当计数脉冲由输入，QA与相连时，就构成BCD计数器。当计数脉冲由输入，QD与相连时，那么可完成五二进制时序，在输出端QA可得到一个占空比为50%的十分频方波。另外，除计数输入和为下降沿作用外，置0端R0(1)和R0(2)、置9端S9(1)和S9(2)都是高电平起作用，因此在使用中，不要将它们随便悬空。 图61 异步二五十进制计数器引脚排列(pili)图该计数器的根本(gnbn)用途(yngt)是可获得模N=2、5、10三种(sn zhn)计数功能。假设(jish)引入适当反应就可构成模10以内的任意进制计数器。这种反应法常称为脉冲反应法，又分为复位法和置位法。例31 用74LS90构成模

39、N=7计数器。1反应清“0”法；计数到N，异步清“0” 图62 74LS90逻辑原理图图63是以5421码形式设计的七进制计数器，假设用8421码形式，那么需加逻辑门，故不可取。QAQBQCQDR0(1)R0(2)S9(2)S9(1)CP1CP2CP74LS290进位QAQBQCQDR0(1)R0(2)S9(2)S9(1)CP1CP2CP74LS290进位图63 反应清0法图64反应置数法2反应置数法：计数到N1，异步置“9图64是以8421码形式设计的七进制计数器。2.同步(tngb)MSI计数器详细介绍(jisho)请看教材及有关资料1四位(s wi)二进制计数器可预置(y zh)计数器有

40、：74LS61、 74LS163可预置(y zh)可逆计数器有：74LS1932十进制计数器可预置计数器有：74LS160、74LS162可预置可逆计数器有：74LS192 3.计数器的级联上面介绍的计数器的计数能力是有限的，一只十进制计数器只能表示09十个数，而一只十六进制计数器最多也只能表示015十六个数，在实际应用中，需计的数往往很大，需要把几只相同的计数器级联起来。五、实验内容1.集成计数器74LS290功能测试。74LS290具有下述功能：直接置0R0(1)R0(2)1，直接置9R9(1)R9(2)1。 二进制计数CP1输入，QA输出五进制计数CP2输入，QDQCQB输出十进制计数两

41、种接法，按芯片引脚图分别测试上述功能，并填入表6-1、6.2、6-3中。6-1 功能表 6-2 二五混合进制表 6-3 十进制表R01R02R90R91输 出QD QC QB QAH H L LH H X LX X H HX L X LL X L XL X X LX L L X计数输 出QAQDQCQB0123456789计数输 出QDQCQBQA01234567892.计数器级连分别(fnbi)用2片74LS290计数器级连成二五混合(hnh)进制、十进制计数器。1画出连接(linji)电路图2按图接线，并将输出(shch)端接到数码显示器的相应输入端，用单脉冲作为输入脉冲验证设计是否正确。

42、3画出四位十进制计数器连接(linji)图并总结多级计数器级连规律。3.任意进制计数器设计法1采用脉冲反应法称复位法或置位法，用74LS290组成模M8加法计数器。画出计数器逻辑图，检验计数器的功能，并将输出接到显示器上验证。记录上述实验各级同步波形。2当实现10以上进制的计数器时可将多片级联使用。图6-5是45进制的一种方案，输出为8421BCD码。按图6-5连接，检验计数器的功能，并将输出接到显示器上验证。记录上述实验各级同步波形。图 6-5六、实验报告列表整理(zhngl)实验内容1的实验(shyn)数据。画出实验(shyn)内容2、3要求(yoqi)的电路图及波形图。七、思考题1.给出

43、74LS290、74LS161、74LS193级联的方法(fngf)。2.如何设计一个60进制计数器并画出逻辑图。实验(shyn)七 节日彩灯(ci dn)设计一、实验(shyn)目的1熟悉(shx)计数器和存放(cnfng)器的工作原理及特点。2.学习节日彩灯的设计方法。二、实验设备及器件1.数字逻辑实验仪2. 芯片 自 选三、设计要求1.自选元器件设计节日彩灯，要求至少能实现四种节日彩灯花型 。2.用发光二极管模拟节日彩灯，要求至少有八只灯发光。3.独立完成节日彩灯实验的设计、装配及调试。4.如果改变节日彩灯花型，那么线路将如何改接？请举例说明。四、设计提示1.用双向移位存放器实现彩灯移位

44、控制。2.用D触发器实现状态控制，要求至少能实现四种节日彩灯花型 。3.用计数器给出显示状态的控制脉冲。4.也可以采用移位存放器进行设计实验八 六人智力抢答器设计一、实验(shyn)目的1.熟悉(shx)D触发器的工作(gngzu)原理及特点。2.学习(xux)抢答器的设计方法。二、实验设备(shbi)及器件1.数字逻辑实验仪2. 芯片 自 选三、设计要求1.自选元器件设计抢答器，要求最多可容纳六名选手参加比赛，各用一个抢答开关。主持人也用一个开关，给系统清零。2.抢答器应具有锁存功能，并保持到主持人清零为止。3.抢答器应具有显示功能，将抢先者的编号用显示出来。四、设计提示1.用D触发器实现抢

45、答控制。2.用LED数码管显示抢答者序号。附录(fl)一 数字(shz)实验箱简介一、面板(min bn)示意图二、通用(tngyng)电路1 二十进制七段译码显示器二十进制七段译码显示器共8位，每位分Da，Db，Dc，Dd，De，Dg，Df，和Dg七段，译码器采用(ciyng)CD4511，显示器采用(ciyng)共阴0.5英寸(yngcn)显示器。译码器的输入(shr)端对应于每一位的8，4，2，1插孔。以下图为二十进制七段译码显示器电路图。A1B2C4D82 十六位二进制“0”“1”电平显示器“0“1电平显示器如以下图，由6片74LS04电路驱动发光二极管。当输入端为高电平时，对应的红色

46、发光二极管点亮，表示逻辑“1；当输入端为低电平时，对应的绿色发光二极管点亮，表示逻辑“0。3 十六位逻辑开关逻辑电平开关由16个钮子开关电路组成，其电路如图2-3，当开关往上拨时，产生逻辑高电平“1；当开关往下拨时，产生逻辑低电平“0。4 单脉冲电路(dinl)单脉冲电路(dinl)有4个，其中(qzhng)P1、P2、P3、P4单脉冲电路(dinl)采用消抖动的R-S电路(dinl)，电路如图2-4，每按一次单脉冲键，产生正、负脉冲各一个。5 时钟电路时钟电路由16M晶振、74LS04、75LS74等元件组成，其电路如图2-5A，由16M晶振、74LS04等元件组成振荡电路，再由74LS74电路分频整形输出，输出2MHz，1 MHz， 500 KHz方波信号。再由1M方波信号经6级十进制分频，产生100 KHz，10 KHz，1 KHz，100Hz，10Hz，1Hz方波信号，见图2-5B。6 时序(sh x)发生器及启停电路时序(sh x)发生器及启停电路如图2-6A，MF为时钟输入(shr)端，时钟频率可从1MHz，100KHz中选择(xunz)1个连接(linji)。KB开关为单拍和连续输出时序信号选择开关，当开关往上拨时，输出单拍的时序信号；当开关往下拨时，输出连续的时序信号。时钟选择信号的