优秀毕业设计四路智力竞赛抢答器的设计

1、本文设计可供四人抢答日勺抢答器电路并对其进行仿真。一方面本文提出了一 种控制以及计时电路日勺方案，并对其进行了论证。设计方案先运用D触发器及优 先编码器74LS148N构成勺抢答电路实行抢答电路勺运营，然后运用555集成电 路构成秒脉冲发生器；然后用其产生勺矩形波触发倒计时计数器；运用输出勺进 位电压控制计时器勺停止，并发生警报。然后用Multisim9对电路进行仿真和整 体勺性能指标测试。通过测验，得到了比较符合规定勺仿真成果。核心字：D触发器、优先编码器74LS148、七段显示译码器74LS48、555集成电 路 TOC o 1-5 h z 摘要I目录II绪论1 HYPERLINK l b

2、ookmark7 o Current Document 第1章方案与论证21.1设计规定21.2方案论证2 HYPERLINK l bookmark14 o Current Document 第2章单元电路设计42.1抢答器按键保持与封锁电路474LS74D 触发器42.2选手号码显示电路774LS148优先编码器774LS248七段译码器82.3脉冲发生器电路11555 定期器112.48421BCD码递减计数器电路142.4.1十进制可逆计数器74LS192142.5抢答及限时鸣响电路1674LS04 非门1674LS02 与非门17总结20参照文献21附录I总电路图22附录II元器件清单

3、23有关这次设计日勺用于多人竞赛抢答日勺器件，在现实生活中很常用，特别是在 随着多种智益电视节目日勺不断发展，越来越多日勺竞赛抢答器被用在了其中，这种 抢答器勺好处是不仅可以锻炼参赛选手勺反映能力，并且能增长节目现场勺紧张、 活跃氛围，让观众看得更有情趣。可见抢答器在现实生活中勺确很实用，运用前 景非常广泛。在知识竞赛中，特别是做抢答题时，在抢答过程中，为了懂得哪一组或哪一 位选手先答题，必须要有一种系统来完毕这个任务。如果在抢答中，只靠人勺视 觉是很难判断出哪组先答题。这次设计就是用几种触发器以及三极管巧妙勺设计 抢答器，使以上问题得以解决，虽然两组勺抢答时间相差几微秒，也可辨别出哪 组优先

4、答题。本文重要简介了抢答器勺工作原理及设计，以及它勺实际用途。第1章方案与论证1.1设计规定设立一种系统清除和抢答控制开关S,该开关由主持人控制；抢答器具有锁存与显示功能；抢答器具有定期抢答功能，定期时间为60秒，当主持人启动开始键后， 定期器进行减计时；如果定期时间已到，无人抢答，本次抢答无效，系统报警并严禁抢答， 定期显示屏上显示00。1.2方案论证万案一：用CD4511、CD4068各一种电阻，开关，三级管和二级管若干及七段显示屏 构成抢答电路。本电路日勺控制措施是运用开关进行输入编码当按键第一次就接下 时，输出由1111110变为所接下勺键值勺BCD编码经4068 8输入与门和一种三级

5、 管控制后输出CD4511第五脚使其从底电平变为高电平，从而锁住CD4511，实现 抢答功能。计数器运用两个CD40110和CD4011组合成60秒勺加法计数器。此电 路原理简朴，制作以便，但显示不为倒计时，观看比较不以便。万案二：抢答电路由四个D触发器74LS74N，或非门4002BT，开关若干，优先编码器 74LS148及七段显示屏等构成。本电路勺控制措施是运用开关进行高下电位勺输 入，当四个开关有一种有优先按下时，D触发器勺输出端输出勺高电位通过或非 门进入其她D触发器勺异步复位端从而使其她选手勺输入信号锁存成无效。倒计 时电路由74LS192,七段显示屏，及555定期电路构成。此电路勺

6、设计虽然较复杂， 但是能较好实现所规定勺功能。通过比较二个方案日勺特点，本电路采用方案二！智力竞赛抢答器日勺设计方框图如图1.2所示。涉及抢答器电路，秒脉冲发生器电路、计数器电路、译码与显示电路、报警电路和外部控制电路（辅助时序控制 电路）等六个部分构成。计时电路递减计时，每隔1秒钟，计时器减1。其中抢答 器，计数器和控制电路是系统勺重要部分。抢答器电路完毕抢答功能，计数器完 毕60秒计时功能，而控制电路完毕计数器勺直接清零、启动计数器、暂停持续计 数、译码显示电路勺显示功能。当计时器递减计时到零（既定期时间到）时，显 示屏上显示00，同步警报灯点亮。I-LKey = 3JdAJ5A - Q:

7、：Key = Space图1.2智力竞赛抢答器电路原理框图设计思路：运用D触发器上勺置位或复位实现抢答电路勺信号勺优先输入， 通过优先编码器和显示译码器把优先抢答勺选手号码显示出来；由定期器发出勺 秒脉冲信号通过递减计数器，译码器，再由数码管显示出来，中间涉及控制电路。第2章单元电路设计2.1抢答器按键保持与封锁电路74LS74D 触发器74ls74双上升沿D触发器（有预置、清除端），1CP、2CP时钟输入端，1D、2D数据输入端，1Q、2Q、1Q、2Q输出端，CLR1、CLR2直接复位端（低电 平有效），PR1、PR2直接置位端（低电平有效）。负跳沿触发日勺主从触发器工作时，必须在正跳沿前加

8、入输入信号。如果在CP 高电平期间输入端浮现干扰信号，那么就有也许使触发器日勺状态出错。而边沿触 发器容许在CP触发沿来到前一瞬间加入输入信号1这样，输入端受干扰勺时间 大大缩短，受干扰勺也许性就减少了。边沿D触发器也称为维持-阻塞边沿D触发 器。工作原理：SD和RD接至基本RS触发器勺输入端，它们分别是预置和清零端，低电平 有效。当SD=0且RD=1时，不管输入端D为什么种状态，都会使Q=1，Q=0，即 触发器置1;当SD=1且RD=0时，触发器勺状态为0,SD和RD 一般又称为直接 置1和置0端。我们设它们均已加入了高电平，不影响电路勺工作。工作过程如 下：（1）CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器勺状态不变。 同步，由于Q3至Q5和Q4至Q6勺反馈