大二下数字电路逻辑设计7

1、7.3随机存取存储器（RAM）7.3.1 RAM结构7.3.2 RAM存储单元7.3.3 RAM集成片HM6264简介7.3.4 RAM存储容量的扩展Random Access Memory7.3.1 RAM结构存储矩阵将存储单元按阵列形式排列，形成存储矩阵。地址译码器为了区别不同的字，将存放在同一个字的存储单元编为一组，并赋予一个号码，称为地址。地址的选择是借助于地址译码器来完成的。地址码的位数n与可寻址数N之间的关系为：N=2n。片选与读/写控制电路（I/O电路）RAM主要由存储矩阵、地址译码器和读/写控制电路（I/O电路）三部分组成。逻辑图动画示意基本R-S触发器7.3.2 RAM存储单

2、元MOS静态存储单元存储单元图7-3-2 六管CMOS静态存储单元VDDDDTjTj YjT1T3QQT5T2T4T6Xi位 线位 线当地址码使得Xi和Yj均为高电平时，表示选中该单元，即可以对它进行读写操作。由于数据由触发器记忆，只要不断电，信息就可以永久保存。采用CMOS管，所以静态功耗极小。MOS动态存储单元T1G2&T2T3T4T4T5T6TjYjC0C0CG1XiWRVDDVDD预充脉冲读行线写位线写行线读位线D图7-3-3 三管动态NMOS存储单元(1)三管NMOS动态存储单元 NMOS管T2的栅电容C用来暂存数据。预充电：读出操作：写入操作：刷新操作：通过内部的读、写操作，使C中

3、的信息得以长期保持。(2)单管NMOS动态存储单元图7-3-4 单管NMOS动态存储单元xiTCSC0D位线由一个门控管T和一个存储信息的电容CS组成。由于分布电容 C0 CS，所以位线上的读出电压信号很小，需用高灵敏度读出放大器进行放大；且每次读出后必须立即对该单元进行刷新，以保留原存信息。动态存储单元的结构比静态存储单元简单，可达到更高的集成度；但DRAM不如SRAM使用方便，且存取时间较长。8条数据线，每字长度为8位 13条地址线，存储字数为： 2138 7.3.3 RAM集成片HM6264简介图7-3-5 HM6264外引线排列图R/WNCGND15141613171218111910

4、209218227236245254263272281A12A7A6A5A4A3A2A1A0I/O0I/O1I/O2VDDCS2A8A9A11OEA10CS1I/O7I/O6I/O5I/O4I/O3HM6264表7-3-2 HM6264工作状态工作状态CS1CS2OER/WI/O 读（选中）0101输出数据写（选中）010输入数据维持（未选中）1高阻浮置维持（未选中）0高阻浮置输出禁止0111高阻浮置5V7.3.4 RAM存储容量的扩展位扩展D15D9D8D7D1D011R/WCS1A0A12图7-3-6 RAM的位扩展适用于字数够用，但每字的位数（字长）不够的情况。如： 8K8 8K16I/

5、O7I/O1I/O0VDDOEGNDR/WA12A0CS1CS2I/O7I/O1I/O0VDDOEGNDR/WA12A0CS1CS26264 6264 R/W字扩展适用于位数（字长）够用，但字数不够的情况。如： 8K8 32K81111Y0Y1Y2Y3D0D7A0A12A13A14A1A012T4139SR410k45VD1D24.5V锂电池增加地址线。I/O7I/O0VDDOEGNDR/WA12A0CS1CS26264I/O7I/O0VDDOEGNDR/WA12A0CS1CS26264I/O7I/O0VDDOEGNDR/WA12A0CS1CS26264I/O7I/O0VDDOEGNDR/WA

6、12A0CS1CS26264图7-3-7 RAM的字扩展断电保护地址范围CS1有效的片子A14A13A12 A11 A0十六进制地址码000 0000 0000 00001 1111 1111 11110000H1FFFH010 0000 0000 00001 1111 1111 11112000H3FFFH100 0000 0000 00001 1111 1111 11114000H5FFFH110 0000 0000 00001 1111 1111 11116000H7FFFH表7-3-3 图7-3-7各片地址范围小结RAM可以方便快速地直接从中任意读取/写入一个数据字。RAM的结构RAM容量的扩展有字扩展和位扩展两种方式。存储矩阵行地址译码器列地址译码器输入输出电路存储单元静态存储单元动态存储单元片选与读/写控制图7-3-1 2561位RAM示意图 X地址译码器Y 地址译码器1,1A0A1A2