《数字集成电路基础》作业答案

1、数字集成电路基础作业答案第一次作业查询典型的TTL与CMOS系列标准电路各自的VIH、VIL、VOH和VOL，注明资料出处。简述摩尔定律的内涵，如何引领国际半导体工艺的发展。第二次作业说明CMOS电路的Latch Up效应；请画出示意图并简要说明其产生原因；并简述消除“Latch-up”效应的方法。答：在单阱工艺的MOS器件中（P阱为例），由于NMOS管源与衬底组成PN结，而PMOS管的源与衬底也构成一个PN结，两个PN结串联组成PNPN结构，即两个寄生三极管(NPN和PNP)，一旦有因素使得寄生三极管有一个微弱导通，两者的正反馈使得电流积聚增加，产生自锁现象。影响：产生自锁后，如果电源能提供

2、足够大的电流，则由于电流过大，电路将被烧毁。消除“Latch-up”效应的方法：版图设计时：为减小寄生电阻Rs和Rw，版图设计时采用双阱工艺、多增加电源和地接触孔数目，加粗电源线和地线，对接触进行合理规划布局，减小有害的电位梯度；工艺设计时：降低寄生三极管的电流放大倍数：以N阱CMOS为例，为降低两晶体管的放大倍数，有效提高抗自锁的能力，注意扩散浓度的控制。为减小寄生PNP管的寄生电阻Rs，可在高浓度硅上外延低浓度硅作为衬底，抑制自锁效应。工艺上采用深阱扩散增加基区宽度可以有效降低寄生NPN管的放大倍数；具体应用时：使用时尽量避免各种串扰的引入，注意输出电流不易过大。什么是器件的亚阈值特性，对

3、器件有什么影响？答：器件的亚阈值特性是指在分析MOSFET时，当VgsVth时MOS器件仍然有一个弱的反型层存在，漏源电流Id并非是无限小，而是与Vgs呈现指数关系，这种效应称作亚阈值效应。影响：亚阈值导电会导致较大的功率损耗，在大型电路中，如内存中，其信息能量损耗可能使存储信息改变，使电路不能正常工作。什么叫做亚阈值导电效应？并简单画出log-特性曲线。答：log平方律指数关系 图1.6在分析MOSFET时，我们一直假设：当下降到低于时器件会突然关断。实际上，时，一个“弱”的反型层仍然存在，并有一些漏源电流。甚至1,是一个非理想因子，我们也称器件工作在弱反型区。其特性曲线如图1.6所示. 基

4、于NMOS管一阶I-V公式，计算宽长比分别为W1/L1与W2/L2的NMOS管M1与M2进行串联（如左图）与并联（如右图）后的三端电路的I-V关系。如果速度饱和呢？解：另解：串联时Case I： are both in the triode region: (1) (2)(1) QUOTE +(2) QUOTE =(+)=Case II： is in the saturation region while is in the triode region: (3) (4)() -()V+=0Where =，=，V= Solve out the value of , than replace it

5、 into the equation (3), which is the final answer. yet it is difficult.To simplify it, we can suppose =than=0 so is always in the triode region.第三次作业给出E/R反相器的电路结构，分析其工作原理及传输特性，并计算VTC曲线上的临界电压值。解：VinVoutVDDMIRLVinVT0时，MI处于截止状态，不产生任何漏极电流。随着输入电压增加而超过VT0时，MI开始导通，漏极电流不再为0，由于漏源电压VDS=Vout大于Vin- VT0，因而MI初始处于

6、饱和状态。随着输入电压增加，漏极电流也在增加，输出电压Vout开始下降，最终，输入电压大于Vout+ VT0，MI进入线性工作区。在更大的输入电压下，输出电压继续下降，MI仍处于线性模式。传输特性曲线如图示：VinVoutVOHVOL0dVout/dVin=-1dVout/dVin=-1VIL VIH1）VinVT0时，MI截止，Vout= VOH= VDD 2）Vin= VOH=VDD时，Vout=VOL MI：VGS=Vin=VDDVDS=Vout=VOLVDS1 VinVout0VDDKNRL3）Vin=VIL时, MI：VGS=Vin=VILVDS=VoutVDSVGS-VT0MI饱和

7、导通 IR=(VDD-Vout)/RLIM=1/2 KN (VGS - VT0)2=1/2 KN (Vin - VT0)2IM=IR，对Vin微分，得： -1/RL(dVout/dVin)= KN (Vin - VT0)dVout/dVin=-1VIL=Vin=VT0+1/KNRL此时Vout=VDD-1/2KNRL4）Vin=VIH时, MI：VGS=Vin=VIHVDS=VoutVDS1 转换时会发生什么问题? 当 1-0 转换时会如何? 如果这样，描述会发生什么并在电路的某处插入一个反向器修正这个问题。答案：如果输入产生一个 1-0 转换时不存在问题，只要当赋值阶段开始时输入是稳定的。然

8、而，如果输入产生一个0-1转换，Out1 将开始预充电到1，而在赋值阶段开始以后一段时间变为0。在我们的例子中这个时间为T/2。 这能够使下一个PDN在Out1变低前将Out2拉低，并且在Out2中引起误差。要解决这个问题，在PDN产生Out2 前插入这个反向器。分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路的不同,说明其特点。答案：该电路可以完成OUT=AB的与逻辑。与一般动态组合逻辑电路相比，它增加了一个MOS管Mkp,这个MOS管起到了电荷保持电路的作用，解决了一般动态组合逻辑电路存在的电荷泄漏的问题。3、简述动态组合逻辑电路中存在的常见的三种问题，以及他们产生的原因

9、和解决的方法。答案：动态组合逻辑电路中存在的常见的三种问题是电荷泄漏，电荷分配和时钟馈通。电荷泄漏产生的原因是与输出相连的MOS管的漏电流，导致输出的电压下降，可能造成输出电压的跳变，形成错误。解决办法是在电路中接入电荷保持电路，将输出拉回到高电平。电荷分配产生的原因是电路中某些节点导通时各处存在的电容之间电荷的再分配，会导致电路阈值下降，影响输入结果。解决办法是在电路中对中间节点进行预充电。时钟馈通产生的原因是预充电时时钟输入和动态输出节点的电容耦合引起的。它会导致COMS出现闩锁，影响输出结果。解决办法是在设计和布置动态电路版图时减少电容耦合情况的发生。4、为什么C2MOS结构电路可以抗交

10、叠？第七次作业锁存器（latch）和触发器（flip-flop）区别？答：电平敏感的存储器件称为锁存器。可分为高电平锁存器和低电平锁存器，用于不同时钟之间的信号同步。有交叉耦合的门构成的双稳态的存储原件称为触发器。分为上升沿触发和下降沿触发。可以认为是两个不同电平敏感的锁存器串连而成。前一个锁存器决定了触发器的建立时间，后一个锁存器则决定了保持时间。什么是亚稳态？为什么两级触发器可以防止亚稳态传播？这也是一个异步电路同步化的问题。亚稳态是指触发器无法在某个规定的时间段内到达一个可以确认的状态。使用两级触发器来使异步电路同步化的电路其实叫做“一位同步器”，他只能用来对一位异步信号进行同步。两级触

11、发器可防止亚稳态传播的原理：假设第一级触发器的输入不满足其建立保持时间，它在第一个脉冲沿到来后输出的数据就为亚稳态，那么在下一个脉冲沿到来之前，其输出的亚稳态数据在一段恢复时间后必须稳定下来，而且稳定的数据必须满足第二级触发器的建立时间，如果都满足了，在下一个脉冲沿到来时，第二级触发器将不会出现亚稳态，因为其输入端的数据满足其建立保持时间。同步器有效的条件：第一级触发器进入亚稳态后的恢复时间 + 第二级触发器的建立时间 = 时钟周期。更确切地说，输入脉冲宽度必须大于同步时钟周期与第一级触发器所需的保持时间之和。最保险的脉冲宽度是两倍同步时钟周期。 所以，这样的同步电路对于从较慢的时钟域来的异步

12、信号进入较快的时钟域比较有效，对于进入一个较慢的时钟域，则没有作用 。如图所示是另一种CMOS施密特触发器，分析其工作过程并推导输出由低到高正向转换电压VM+及由高到低的反向转换电压VM-，并画出它的输出特性曲线（磁滞回线）。Y 解：Vin=01：当Vin=0时，输出为高电平；将管M6关断，而M5导通；由于：当时，管M1导通而M2仍截止，此时输出仍为高电平，故M5导通；M1和M5的分压比决定了Vx；因 较小，管M1工作在饱和区；又因，则管M3也工作在饱和区，故有电流方程：施密特触发器的正向阈值电平：Vin=10：当Vin=1时，输出为低电平；将管M5关断，而M6导通；由于：当时，管M4导通而M5仍截止，此时输出仍为低