第二课：嵌入式硬件基础

1、2C H A P T E R嵌入式硬件基础1嵌入式系统硬件部分嵌入式系统软件部分如人的大脑，决定了硬件的操作模式。通过良好的操作系统以及应用程序，把硬件功能发挥到极至。如人的手、脚、神经等部位，决定了嵌入式系统的先天功能。如运算能力和I/O接口等。2RISC和CISC冯诺依曼体系结构和哈佛体系结构流水线嵌入式微处理器体系结果总线高速输入输出接口输入输出设备存储器嵌入式系统硬件基础3CISC和RISCCISC：复杂指令集（Complex Instruction Set Computer）具有大量的指令和寻址方式，指令长度可变8/2原则：80%的程序只使用20%的指令大多数程序只使用少量的指令就能

2、够运行。RISC：精简指令集（Reduced Instruction Set Computer)只包含最有用的指令，指令长度固定确保数据通道快速执行每一条指令使CPU硬件结构设计变得更为简单4CISC与RISC的数据通道IFIDREGALUMEM开始退出IFIDALUMEMREG微操作通道开始退出单通数据通道RISC：Load/Store结构CISC：寻址方式复杂5CISC的背景和特点 背景: 存储资源紧缺, 强调编译优化增强指令功能，设置一些功能复杂的指令，把一些原来由软件实现的、常用的功能改用硬件的（微程序）指令系统来实现为节省存储空间，强调高代码密度，指令格式不固定，指令可长可短，操作数

3、可多可少寻址方式复杂多样，操作数可来自寄存器，也可来自存储器采用微程序控制，执行每条指令均需完成一个微指令序列CPI ，指令越复杂，CPI越大。6CISC的主要缺点指令使用频度不均衡。高频度使用的指令占据了绝大部分的执行时间，扩充的复杂指令往往是低频度指令。大量复杂指令的控制逻辑不规整，不适于VLSI工艺VLSI的出现，使单芯片处理机希望采用规整的硬联逻辑实现，而不希望用微程序，因为微程序的使用反而制约了速度提高。(微码的存控速度比CPU慢5-10倍)。软硬功能分配复杂指令增加硬件的复杂度，使指令执行周期大大加长，直接访存次数增多，数据重复利用率低。不利于先进指令级并行技术的采用流水线技术7R

4、ISC基本设计思想减小CPI: CPUtime=Instr_Count * CPI * Clock_cycle精简指令集：保留最基本的,去掉复杂、使用频度不高的指令采用Load/Store结构，有助于减少指令格式，统一存储器访问方式采用硬接线控制代替微程序控制8RISC:减少指令平均执行周期数CPUtime= Instr_Count *CPI * Clock_cycleICRISC IC CISC, 30%-40%CCRISC CCCISCCPIRISC CPICISC ， 20%超标量、超流水线、VLIW等系统结构， 目标在于减小CPI， 可使CPI19RISC的提出与发展Load/Stor

5、e结构提出： CDC6600(1963)-CRAY1(1976)RISC思想最早在IBM公司提出，但不叫RISC，IBM801处理器是公认体现RISC思想的机器。1980年，Berkeley的Patterson和Dizel提出RISC名词，并研制了RISC-,实验样机。1981年Stenford的Hennessy研制MIPS芯片。85年后推出商品化RISC: MIPS1(1986)和SPARC V1(1987)10典型的高性能RISC处理器SUN公司的SPARC(1987)MIPS公司的SGI:MIPS(1986)HP公司的PA-RISC,IBM, Motorola公司的PowerPCDEC、

6、Compac公司的Alpha AXPIBM的RS6000(1990)第一台Superscalar RISC机 11CISC与RISC的对比类别CISCRISC指令系统指令数量很多较少，通常少于100执行时间有些指令执行时间很长，如整块的存储器内容拷贝；或将多个寄存器的内容拷贝到存贮器没有较长执行时间的指令编码长度编码长度可变，1-15字节编码长度固定，通常为4个字节寻址方式寻址方式多样简单寻址操作可以对存储器和寄存器进行算术和逻辑操作只能对寄存器对行算术和逻辑操作，Load/Store体系结构编译难以用优化编译器生成高效的目标代码程序 采用优化编译技术，生成高效的目标代码程序 12冯诺依曼体系

7、结构13冯诺依曼体系结构指令寄存器控制器数据通道输入输出中央处理器存储器程序指令0指令1指令2指令3指令4数据数据0数据1数据214哈佛体系结构指令寄存器控制器数据通道输入输出CPU程序存储器指令0指令1指令2数据存储器数据0数据1数据2地址指令地址数据15流水线技术流水线(Pipeline)技术：几个指令可以并行执行 提高了CPU的运行效率 内部信息流要求通畅流动译码取指执行add译码取指执行sub译码取指执行cmp时间AddSubCmp16指令流水线以ARM为例为增加处理器指令流的速度，ARM7 系列使用3级流水线.允许多个操作同时处理，比逐条指令执行要快。 PC指向正被取指的指令，而非正

8、在执行的指令FetchDecodeExecute从存储器中读取指令解码指令寄存器读（从寄存器Bank）移位及ALU操作寄存器写（到寄存器Bank ）PCPCPC - 4PC-2PC - 8PC - 4ARMThumb17 最佳流水线该例中用6个时钟周期执行了6条指令所有的操作都在寄存器中（单周期执行）指令周期数 (CPI) = 1 操作周期 1 2 3 45 6 ADD SUB MOV AND ORR EOR CMP RSBFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExe

9、cuteDecodeExecuteFetchDecodeFetchFetch18 LDR 流水线举例该例中，用6周期执行了4条指令指令周期数 (CPI) = 1.5 周期 操作123456 ADD SUB LDR MOV AND ORRFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteDataWritebackFetchDecodeExecuteFetchDecodeFetch19分支流水线举例流水线被阻断注意:内核运行在ARM状态周期 1 2 3 4 5 0 x8000 BL 0 x8004 X0 x8008 XX0 x8FEC AD

10、D0 x8FF0 SUB0 x8FF4 MOV地址 操作FetchDecodeExecuteFetchDecodeExecuteFetchDecodeFetchFetchDecodeExecuteLinkretAdjustFetchDecodeFetch20超标量执行超标量(Superscalar)执行：超标量CPU采用多条流水线结构 执行1取指指令译码2译码1执行2执行1取指译码2译码1执行2流水线1流水线2数据回写21高速缓存（CACHE）1、为什么采用高速缓存 微处理器的时钟频率比内存速度提高快得多，高速缓存可以提高内存的平均性能。2、高速缓存的工作原理 高速缓存是一种小型、快速的存储器

11、，它保存部分主存内容的拷贝。 CPU高速缓存控制器CACHE主存数据数据地址22总线和总线桥CPU低速设备桥数据高速总线存储器高速设备键盘低速总线ARM公司提出的AMBA总线标准23嵌入式处理器体系结构按体系结构的不同可分为五大类ARMMIPSPOWER PCX86SH系列 24ARM 公司的ARM RISC处理器ARM 7 Thumb 家族ARM 9 Thumb 家族ARM 10 Thumb 家族ARM 11 Thumb 家族25Intel StrongARMStrongARM 110StrongARM 1100StrongARM 1110StrongARM 111126INTEL的Xsca

12、le架构处理器基于ARM V5TE体系结构兼容ARM V5TE ISA指令集（不支持浮点指令集）在处理器内核周围提供了指令和数据存储器管理单元指令、数据和微小数据缓存写缓冲、挂起缓冲和分支目标缓冲器电源管理性能监控调试JTAG单元以及协处理器接口MAC协处理器内核存储总线27MIPS从1986年推出R2000处理器以来，MIPS陆续推出R3000、R4000、R8000等。之后,MIPS公司的战略发生变化，把重点放在嵌入式系统。1999年，MIPS公司发布了MIPS32和MIPS64体系结构标准，集成了原来所有的MIPS指令集，并且增加了许多更强大的功能。此后MIPS公司又陆续开发了高性能、低

13、功耗的32位和64位处理器内核。 28MIPS RISC29MIPS在MIPS的32位内核中4K系列对应于SOC应用设计；M4K系列内核是为在下一代消费电子、网络、宽带应用中越来越受欢迎的多CPU SOC所设计；4KE系列具有目前32位通用嵌入式处理器中最高的DMIPS/MHz性能指标；4KS系列由于采用了特殊的SmartMIPS体系结构，特别适用于需要安全数据传输的领域，比如网络、智能卡等；5K和20Kc系列属于MIPS的64位内核5K能提供1.4DMIPS/MHz的性能以及最低350MHz的运行速率。20Kc是当今最快的可授权嵌入式处理器内核。一般运行在600MHz，具有7段流水线的20K

14、c内核，能提供1.2GFLOPS的峰值浮点运算能力。30MIPS在嵌入式处理器市场中，基于MIPS内核的处理器占据了相当大的数量2002年，一共付运了8700万片采用MIPS内核的嵌入式处理器，份额仅次于ARM位居全球第二。在目前快速增长的比如Cable Modem、DSL Modem、DVD录像机等领域内，MIPS的市场份额位居第一。MIPS的合作伙伴包括了AMD，IDT，NEC，TI，SONY等众多厂商31PowerPC体系结构 Motorola半导体（现Freescale半导体）联合IBM以及苹果电脑 IBMPowerPC750 PowerPCG3 MotorolaMPC MC32X86

15、体系结构 Intel X86体系结构AMD最新的X86体系结构嵌入式处理器产品为Geode 系列处理器 CISC指令集33SH体系结构SH(SuperH)系列是由前日立半导体公司（现Renesas公司）推出的嵌入式处理器 SH系列的CPU指令格式是固定的，只有一个字长，绝大多数指令是单周期完成的，即使是复杂的乘加指令也仅需2个时钟周期 为了克服内存访问的瓶颈，SH的CPU简化寻址方式，采用Load/Store(装载/存储)结构，并且在片内设置高速缓存，以减少访问内存的时间 341999年底，SH系列累计生产达1.18亿片。SH系列投入市场后，用量最多的是工业，占总量的36%，第二位是办公自动化

16、，占总量的26%；第三位是消费领域；再其次的是通信领域。此外，汽车导航、定位、控制系统，也是SH系列不小的一个市场。在美国，SH系列占有较大的市场份额 型号SH1-4（32位） SH5(64位)35总线总线的主要参数有总线的带宽总线的位宽总线的工作时钟频率36总线机制微处理器（CPU）是嵌入式系统硬件平台的核心构件，但不是全部。按照冯诺依曼体系结构思想，计算机的硬件是由CPU、存储器和I/O设备三部分组成的。总线是把CPU与存储器、I/O设备相连接的信息通道，但总线并不仅仅指的是一束信号线，而应包含相应的通信协议。按照使用场合的不同，总线分成芯片级总线（CPU总线）、板卡级总线（内总线）和系统

17、级总线（外总线）。37ISAIBM 公司于1981 年推出的基于8 位机PC/XT 的总线，称为PC 总线。IBM 公司于1984 年推出了16 位PC 机PC/AT，其总线称为AT 总线。然而IBM 公司从未公布过他们的AT总线规格。由Intel 公司，IEEE 和EISA 集团联合开发了与IBM/AT 原装机总线意义相近的ISA 总线，即8/16 位的“工业标准结构”(ISA-Industry Standard Architecture)总线。6.66MHZ至26.66MHZ ，典型8MHzEISA总线，32位38PCI1991 年下半年，Intel 公司首先提出了PCI 的概念。Inte

18、l联合IBM、Compaq、AST、HP、DEC 等100 多家公司成立了PCI 集团，其英文全称为：Peripheral Component Interconnect Special Interest Group(外围部件互连专业组)，简称PCISIG。93年发布PCI2.0，32位，33MHz。5个以上PCI插槽AGP（图形加速处理）90年代后期，PCI-X，64位/66MHz39CPCICPCI（Compact PCI）PICMG协会于1994提出来的一种总线接口标准，面向嵌入式设备解决了VME与PCI总线不兼容问题，与PCI完全兼容高可靠性（99.999%）、低价位热插拔（hot sw

19、ap）40PC104PC104是一种专门为嵌入式控制而定义的工业控制总线，实质上就是一种紧凑型的IEEE-P996（ISA）。PC104 有两个版本，8 位和16 位，分别与PC 和PC/AT 相对应。PC104PLUS 则与PCI总线相对应。41I2CPHILIPS 开发了一种用于内部IC控制的简单的双向两线串行总线I2C(Inter-Integrated Circuit )最高速率100Kbps，25英尺，最多可支持40个设备数据线时钟线42CAN（Controller Area Network）80年代末，由德国Bosch公司最先提出被设计作为汽车环境中的微控制器通讯，在车载各电子控制装

20、置ECU 之间交换信息，形成汽车电子控制网络。发动机管理系统、变速箱控制器、仪表装备、电子主干系统中，均嵌入CAN 控制装置。使用CSMA/CD协议40米以内，1Mbps；10Km，5Kbps；理论上可以支持无限多个设备可靠性高，误码率为10-11抗电磁干扰性强43高速输入与输出接口IrDA/FastIrDA（Infrared Data Association ）红外线发光二极管发射硅晶PIN光检二极管接受控制电路IrDA 1.0和1.1装置的通讯距离可达1公尺，误码率为10-9，光源外围的最大亮度为10klux （勒克斯）44红外传输特点距离小于一米低速9.6115K bps高速14M bp

21、s工业高速16M bps45Bluetooth 接口功耗低100M，100mW10M，2.5mW1M，1mW2.4-2.4835 GHz (使用ISM频段)优势: 世界范围内可用劣势: 与IEEE 802.11b产品相互干扰声音和数据传输，总带宽为1Mbps成本低低于US$5/蓝牙芯片46蓝牙和红外线的比较：47USB（Universal Serial Bus ）IBM、Compaq、Nortel、NEC、Intel以及Microsoft联合距离5 米，Hub30米树拓扑结构，127个点，4线（2根电源线，2根数据线）低速 USB1.1，1.5 M bpsUSB 2.0 速率高达480Mbps

22、支持热插拔和即插即用48Ethernet/Fast Ethernet802.310M/100M Ethernet100m，RJ45接口MAC层协议 CSMA/CD49IEEE1394起源于APPLE公司1986年提出的FireWireMPU与多媒体设备连接接口20400M bps，高速串行总线P1394b 1.6Gbps, 100米支持63个器件，长度4.5米热插拔，即插即用Sony：iLink；TI：Lynx Apple：FireWire50LCD显示器Liquid Crystal Display，液晶显示器液晶介于固态和液态液晶棒状分子在外加电场的作用下排列状态发生变化，使得通过液晶显示器

23、件的光被调制，从而在显示屏上呈现出不同颜色。每个显示象素都可以单独被电场控制。适用于低压、微功耗电路51段式液晶常见段式液晶的每字为8 段组成，即8 字和一点，只能显示数字和部分字母。字符型液晶字符型液晶是用于显示字符和数字的图形点阵式液晶又将其分为TN、STN（DSTN）、TFT 等几类LCD显示器类型52触摸屏 嵌入式系统中的触摸屏分为电阻式、电容式和电感式三种 其中电阻式触摸屏最为常用 电阻触摸屏的工作部分一般由三部分组成，两层透明的阻性导体层、两层导体之间的隔离层、电极 触摸屏工作时，上下导体层相当于电阻网络，当某一层电极加上电压时，会在该网络上形成电压梯度。如有外力使得上下两层在某一

24、点接触，则在电极未加电压的另一层可以测得接触点处的电压，从而知道接触点处的坐标。53电容式触摸屏电容式触摸屏是一块四层复合玻璃屏，玻璃屏的内表面和夹层各涂一层ITO （氧化铟锡） ，四个角引出四个电极 。当用户触摸电容屏时，由于人体电场，用户手指和工作面形成一个耦合电容，因为工作面上接有高频信号，于是手指会吸收一个很小的电流，这个电流分别从屏的四个角上的电极中流出，理论上流经四个电极的电流与手指头到四角的距离成比例，控制器通过对四个电流比例的精密计算，得出位置 54电感式触摸屏 电感式触摸屏的工作原理是在触摸笔中安装LC 谐振线圈通过改变与安装有激励线圈及感应线圈的触摸屏之间的空间距离，使电磁场发生变化从而计算出触点的位置 55存储器系统寄存器高速缓存SRAM主存储器DRAM本地存储器 Flash、ROM、磁盘网络存储器 Flash、ROM、磁盘时钟周期011050100分层结构56存储器种类RAM：随机存取存储器， SRAM：静态随机存储器， DRAM：动态随机存储器 1）SRAM比DRAM快 2）SRAM比DRAM耗电多 3）DRAM存储密度比SRAM高得多 4）DRM需要周期性刷新ROM：只读存储器EPROMEEPROMFLA