计算机专业基础综合历年真题试卷汇编7

1、计算机专业基础综合历年真题试卷汇编7（总分：60.00 ,做题时间：90分钟）一、 单项选择题（总题数：15,分数：30.00）.单项选择题1-40小题。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。（分数：2.00）.下列关于闪存（Flash Memory）的叙述中，错误的是。（分数：2.00）A.信息可读可写，并且读、写速度一样快 VB.存储单元由MOSf组成，是一种半导体存储器C.掉电后信息不丢失，是一种非易失性存储器D.采用随机访问方式，可替代计算机外部存储器解析：解析：闪存是 EEPRO的进一步发展，可读可写，用 MOST的浮栅上有无电荷来存储信息。闪存依然是ROM勺一种

2、，写入时必须先擦除原有数据，故写速度比读速度要慢不少（硬件常识）。闪存是一种非易失性存储器，它采用随机访问方式。现在常见的SSD固态硬盘，即由Flash芯片组成。3.某计算机主存容量为 64KB,其中ROME为4KB,其余为RAMK,按字节编址。现要用 2KX 8位的ROM? 片和4KX 4位的RAM芯片来设计该存储器，则需要匕述规格的RO怅片数和RAM?片数分别是 。（分数：2.00）A.1、15B.2、15C.1、30D.2、30 V了巧解析：解析：首先确定 ROM勺个数，ROME为4KB,选用2KX 8位的ROMS片，需要|_1=2片，采用字扩展方式；RAMK为60KB,选用4KX4位的

3、RAM芯片，需要|=30片，采用字和位同时扩展方式。.某计算机存储器按字节编址，主存地址空间大小为64MB,现用4MBx8位的RAM片组成32MB的主存储器，则存储器地址寄存器 MARJ勺位数至少是 。（分数：2.00）A.22 位B.23 位C.25 位D.26 位 V解析：解析：主存按字节编址，地址空间大小为64MB MAR勺寻址范围为64M=2 26 ,故为26位。实际的主存容量32MB不能代表MARJ勺位数，考虑到存储器扩展的需要，MAR保证访问到整个主存地址空间，反过来，MAR勺位数决定了主存地址空间的大小。.某容量为256MB的存储器由若干4MX8位的DRA怅片构成，该DRA惦片的

4、地址引脚和数据引脚总数是（分数：2.00）A.19 VB.22C.30D.36解析：解析：4MX8位的芯片数据线应为 8根，地址线应为10g 2 4M=22根，而DRA陈用地址复用技术, 地址线是原来的1/2,且地址信号分行、列两次传送。地址线数为 22/2=11根，所以地址引脚与数据引 脚的总数为11+8=19根，选Ao.假定用若干个2KX 4位的芯片组成一个8Kx8位的存储器，则地址0B1FH所在芯片的最小地址是 。 （分数：2.00）A.0000HB.0600HC.0700HD.0800H V解析：解析：用2KX4位的芯片组成一个8KX8位存储器，共需8片2KX4位的芯片，分为4组，每组

5、由 2片2KX 4位的芯片并联组成 2KX 8位的芯片，各组芯片的地址分配如下：第一组（2个芯片并联）：0000H07FFHo 第二组（2个芯片并联）：0800H0FFFH 第三组（2个芯片并联）：1000H17FFH 第四组（2个 芯片并联）：1800H1FFFH 地址0B1FH所在的芯片属于第二组，故其所在芯片的最小地址为0800H.某计算机使用4体交叉编址存储器，假定在存储器总线上出现的主存地址（十进制）序列为8005, 8006,8007, 8008, 8001 , 8002, 8003, 8004, 8000,则可能发生访存冲突的地址对是 。（分数：2.00）A.8004 和 800

6、8B.8002 和 8007C.8001 和 8008D.8000 和 8004 V其中，模块序号=访存地址解析：解析：每个访存地址对应的存储模块序号 （0、1、2、3）如下所示:存储器交叉模块数。判断可能发生访存冲突的规则是：给定的访存地址在相邻的四次访问中出现在同一个存储模块内。据此，根据上表可知8004和8000对应的模块号都为0,即表明这两次的访问出现在同一模块内且在相邻的访问请求中，满足发生冲突的条件。.假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存 1000次，其中访问Cadle缺失（未命中）50次，则Cache的命中率是 。（分数：2.00）A.5%B.9 .

7、 5%C.50%D.95% V解析：解析：命中率=Cache命中次数/总访问次数。需要注意的是看清题，题中说明的是缺失 50次，而 不是命中50次，仔细审题是做对题的第一步。.某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32B,按字节 编址。主存129号单元所在主存块应装入到的Cache组号是。（分数：2.00）A.0B.1C.4 VD.6解析：解析：由于 Cache共有16块，采用2路组相联，因此共分为 8组，组号为0、1、2、7。主存 的某一字块按模8映射到Cache某组的任一字块中，即主存的第0, 8, 16字块可以映射到 Cache第0组的任一

8、字块中。每个主存块大小为32字节，故129号单元位于第4块主存块（注意是从0开始），因此将映 射到Cache第4组的任一字块中。.采用指令Cache与数据Cache分离的主要目的是 。（分数：2.00）A.降低Cache的缺失损失B.提高Cache的命中率C.降低CPU平均访存时间D.减少指令流水线资源冲突V解析：解析：把指令 Cache与数据Cache分离后，取指和取数分别到不同的Cache中寻找，那么指令流水线中取指部分和取数部分就可以很好地避免冲突，即减少了指令流水线的冲突，选Do.下列命中组合情况中，一次访存过程中不可能发生的是 。（分数：2.00）A.TLB未命中，Cache未命中，

9、Page未命中B.TLB未命中，Cache命中，Page命中 C.TLB命中，Cache未命中，Page命中 D.TLB命中，Cache命中，Page未命中 V解析：解析：Cache中存放的是主存的一部分副本，TLB（快表）中存放的是Page（页表）的一部分副本。在同时具有虚拟页式存储器（有TLB）和Cache的系统中，CP3出访存命令，先查找对应的Cache块。1）若Cache 命中，则说明所需内容在 Cache内，其所在页面必然己调入主存，因此Page必然命中，但TLB不一定命中；2）若Cache不命中，并不能说明所需内容未调入主存，和TLB、Page命中与否没有联系。但若 TLB命中，P

10、age也必然命中；而当 Page命中，TLB则未必命中，故 D不可能发生。 主存、Cacha TLB和Page的关 | OESHT-i系如下图所示。.假定编译器将赋值语句x=x+3；转换为指令add xaddr , 3,其中xaddr是x对应的存储单元地址。若执行该指令的计算机采用页式虚寸存储管理方式，并配有相应的TLB,且Cache使用直写（WriteThrough）方式，则完成该指令功能需要访问主存的次数至少是 。（分数：2.00）A.0B.1 VC.2 D.3解析：解析：上述指令的执行过程可划分为取数、运算和写回过程，取数时读取 xaddr可能不需要访问主 存而直接访问Cache,而写直

11、通方式需要把数据同时写入Cache和主存，因此至少访问 1次。.假定主存地址为32位，按字节编址，主存和 Cache之间采用直接映射方式,主存块大小为4个字，每字32位，采用回写（Write Back）方式，则能存放4K字数据的Cache的总容量的位数至少是 。（分数：2.00） A.146kB.147KC.148K VD.158K解析：解析：直接映射的地址结构为:按字节编址，块大小为 4X32bit=16B=2 4 B,则“字块内地址”占4位；“能存放4K字数据的Cache即Cache的存储容量为4K字（注意单位），则Cache共有1K=210 个Cache行，则Cache字块标记占10位；

12、则主存字块标记占 32-10-4=18位。Cache的总容量包括：存储 容量和标记阵列容量（有效位、标记位、一致性维护位和替换算法控制位）o标记阵列中的有效位和标记位明确说明了采用写从而每个Cache4K*32 位=128K 位，则采用页式存储管理，页是一定有的，而一致性维护位（脏位）和替换算法控制位的取舍标准是看题眼，题目中， 回法，则一定包含一致性维护位，而关于替换算法的词眼题目中未提及，所以不予考虑。行标记项包含18+1+1=20位，则标记阵列容量为：2 10*20位=20K位，存储容量为:总容量为：128K+20K=1483。则对虚拟地址03FF F180H.某计算机主存地址空间大小为

13、256MB按字节编址。虚拟地址空间大小为4GB,面大小为4KB,TLB（快表）采用全相联映射，有4个页表项，内容如下表所示。进行虚实地址变换的结果是 。（分数：2.00）A.015 3180H7B.003 5180HC.TLB缺失D.缺页解析：解析：按字节编址，页面大小为 4KB,页内地址共12位。地址空间大小为 4GB虚拟地址共32位, 前20位为页号。虚拟地址为 03FF F180H,故页号为03 FFFH,页内地址为180H。查找页标记03FFFH所对 应的页表项，页框号为 0153H,页框号与页内地址拼接即为物理地址 015 3180H。.某计算机有16个通用寄存器，采用32位定长指令

14、字，操作码字段（含寻址方式位）为8位，Store指令 的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址方式。若基址寄存器可使用任一通用寄存器，且偏移量用补码表示，则 Store指令中偏移量的取值范围是 。（分数：2.00）A.-32768 +32767 VB.-32767 +32768C.-65536 +65535D.-65535 +65536解析：解析：采用32位定长指令字，其中操作码为 8位，两个地址码一共占用32-8=24位，而Store指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址，机器中共有16个通用寄存器，则寻址一个寄存器需要10g 2 16=4位，源操作数中的寄

15、存器直接寻址用掉4位，而目的操作数采用基址寻址也要指定一个寄存器，同样用掉 4位，则留给偏移址的位数为 24-4-4=16位，而偏移址用补码表示，16位补码的表 示范围为-32768+32767,选A。二、综合应用题（总题数：6,分数：30.00）.综合应用题41-47小题。解析：.假定某计算机的CPU主频为80MHz CPI为4,平均每条指令访存1. 5次，主存与Cache之间交换的块 大小为16B, Cache的命中率为99%,存储器总线宽带为 32位。为了提高性能，主存采用4体低位交叉存储模式，工作时每1/4个存储周期启动一个体。若每个体的存储周期为50ns,则该主存能提供的最大带宽是多

16、少？（分数：2.00）正确答案：（正确答案：4体交叉存储模式能提供的最大带宽为4X4B/ 50ns=320MB/s。）解析：某计算机的主存地址空间大小为256MB按字节编址。指令Cache和数据Cache分离，均有8个Cache行，每个Cache行大小为64B,数据Cache采用直接映射方式。现有两个功能相同的程序 A和B,其伪代码如下：I B定int类型数据用32位补码表示，程序编译时i、j、sum均分配在寄存器中，数组 a按行优先方 式存放，其首地址为320（十进制数）。请回答下列问题，要求说明理由或给出计算过程。（分数： 6.00） （1）.若不考虑用于Cache 一致性维护和替换算法的

17、控制位，则数据Cache的总容量为多少？（分数：2.00）正确答案：（正确答案：每个 Cache行对应一个标记项，如下图所示。 I I不考虑用干Cache 一致性维护和替换算法的控制位。 地址总长度为28位（2 28 =256M）,块内地址6位（2 6 =64） , Cache块号3位（2 3 =8）,I故Tag的位数为28-6-3=19位，还需使用一个有效位，故题中数据Cache行的结构如下图所示。II数据Cache共有8行，因此数据 Cache的总容量为 8X（64+20/ 8）B=532B。）解析：.数组元素a031和a11各自所在的主存块对应的 Cache行号分别是多少（Cache行号

18、从0开始）？（分数：2.00）数组按正确答案：（正确答案：数组a在主存的存放位置及其与 Cache之间的映射关系如下图所示。行优先方式存放，首地址为320,数组元素占4个字节。a031所在的主存块对应的 Cache行号为（320+31 X4）/ 64=6; a11 所在的主存块对应的 CaChe行号为（320+256X4+1X4）/ 64%8=5。） 解析：.程序A和B的数据访问命中率各是多少？哪个程序的执行时间更短？（分数：2.00）正确答案：（正确答案：数组a的大小为256X256X4B=2 18 B,占用2 18 /64=2 12个主存块，按行优先存放，程序A逐行访问数组a,共需访问的次

19、数为 2 16次，未命中次数为2 12次（即每个字块的第一个数未命中），因此程序A的命中率为（2 16 -2 12 ） /2 16 X 100% =93. 75%。）解析：解析：考查 Cache的组成，主存与 Cache的映射关系，Cache的命中率。某32位计算机，CPU&频为800MHz Cache命中时的CPI为4, Cache块大小为32字节；主存采用8体交叉存储方式，每个体的存储字长为32位、存储周期为40ns；存储器总线宽度为32位，总线时钟频率为200MHz 支持突发传送总线事务。每次读突发传送总线事务的过程包括：送首地址和命令、存储器准备数据、传送数据。每次突发传送 32字节，

20、传送地址或32位数据均需要一个总线时钟周期。请回答下列问题，要求给出理由或计算过程。（分数： 8.00）.CPU和总线的时钟周期各为多少 ？总线的带宽（即最大数据传输率）为多少？（分数：2.00）正确答案：（正确答案：CPU勺时钟周期是主频的倒数，即1/800MHz=1 25nso总线的时钟周期是总线频率的倒数，即1/200MHz=5ns 总线宽度为 32位，故总线带宽为 4BX200MHz=800MB s或4B/5ns=800MB/s。）解析：.Cache缺失时，需要用几个读突发传送总线事务来完成一个主存块的读取？（分数：2.00）正确答案：（正确答案：Cache块大小是32B,因此Cach

21、e缺失时需要一个读突发传送总线事务读取一个主 存块。）解析：.存储器总线完成一次读突发传送总线事务所需的时间是多少？（分数：2.00）正确答案：（正确答案：一次读突发传送总线事务包括一次地址传送和32B数据传送：用1个总线时钟周期传输地址；每隔40ns/8=5ns启动一个体工作（各进行1次存取），第一个体读数据花费 40ns,之后数据存 取与数据传输重叠；用 8个总线时钟周期传输数据。读突发传送总线事务时间：5ns+40ns+8X 5ns=85ns。）解析：.若程序BP执行过程中，共执行了 100条指令，平均每条指令需进行1.2次访存，Cache缺失率为5%, 不考虑替换等开销，则 BP的CP

22、U执行时间是多少？（分数：2.00）正确答案：（正确答案：BP的CPIJ执行时间包括Cache命中时的指令执行时间和Cache缺失时带来的额外开销。命中时的指令执行时间：100X4X1.25ns=500ns。指令执行过程中 Cache缺失时的额外开销：1. 2X100X 5% x 85ns=510ns=BP的 CPUM亍时间：500ns+51ns=1010ns。）解析： 某计算机存储器按字节编址，虚拟 （逻辑）地址空间大小为16MB主存（物理）地址空间大小为1MB,页面大 小为4KB; Cache采用直接映射方式，共 8行；主存与Cache之间交换的块大小为 32B。系统运行到某一时刻时，页表

23、的部分内容和 Cache的部分内容分别如图（a）、图（1）所示，图中页框号及标记字段的内容为十六进制形式。请回答下列问题:（分数:8.00 )（1）.虚拟地址共有几位，哪几位表示虚页号？物理地址共有几位，哪几位表示页框号（物理页号）？（分数:2.00 )正确答案：（正确答案：存储器按字节编址，虚拟地址空间大小为16MB=224 B,故虚拟地址为24位；页面大小为4kB=2 12 B,故高12位为虚页号。主存地址空间大小为 1MB=220 B,故物理地址为 20位；由于页内 地址为12位，故高8位为页框号。）解析：由于块大（2）,使用物理地址访问Cache时，物理地址应划分成哪几个字段 ？要求说

24、明每个字段的位数及在物理地址中 的位置。（分数：2,00）正确答案：（正确答案：由于Cache采用直接映射方式，所以物理地址各字段的划分如下 小为32B,故字块内地址占 5位；Cache共8行，故Cache字块标记占3位；主存字块标记占 20-5-3=12位。）解析:（3）,虚拟地址001C60H所在的页面是否在主存中 ？若在主存中，则该虚拟地址对应的物理地址是什么？访问该地址时是否Cache命中？要求说明理由。（分数：2,00） 正确答案：（正确答案：虚拟地址 001C60H的前12位为虚页号，即001H,查看001H处的页表项，其对应 的有效位为1,故虚拟地址001C60H所在的页面在主存

25、中。页表 001H处的页卞I号为04H,与页内偏移（虚拟 地址后12位）拼接成物理地址为 04C60H物理地址04C60H=0000 0100 1100 0110 0000B ,主存块只能映射 到Cache的第3行（即第011B行），由于该行的有效位=1,标记（值为105H户04CH物理地址高 12位），故 不命中。） 解析：（4）,假定为该机配置一个4路组相联的TLB共可存放8个页表项，若其当前内容（十六进制）如图（c）所示，则此时虚拟地址024BACHW在的页面是否存在主存中 ？要求说明理由。I （分数：2.00）正确答案：（正确答案：由于TLB采用4路组相联，故TLB被分为8/4=2个组

26、，因此虚页号中高11位为 TLB标记、最低 1 位为 TLB组号。虚拟地址 024BACH=00000010 0100 1011 1010 1100B,虚页号为 0000 0010 0100B, TLB标记为0000 0010 010B（即012H）, TLB组号为0B,因此，该虚拟地址所对应物理页面只可能 映射到TLB的第0组。组0中存在有效位=1、标记=012H的项，因此访问TLB命中，即虚拟地址 024BACH 所在的页面在主存中。） 解析：解析：考查虚拟存储器、Cache、TLR某计算机字长为16位，主存地址空间大小为 128KB,按字编址。采用单字长指令格式，指令各字段定义如 曲叼I BlUUj下：1移指令采用相对寻址方式、相对偏移量用补码表示，寻址方式定义如下：I请回答下列问题：（分数：6,00 ）（1）,该指令系统最多可有多少条指令 ？亥计算机最多有多少个通用寄存器？存储器地址寄存器（MAR游口存储器