数字电子技术目录整套课件完整版电子教案最全ppt整本书课件全套教学教程(最新)

1、目录课题1数字逻辑基础与集成门电路 实训1. 1 Multisim仿真照明灯的逻辑控制 1.1.1数字电路的概述 1.1.2数制与编码 1.1.3逻辑代数的基本运算、公式、定理和规则 1.1.4逻辑代数的表示方法和化简 下一页数字电子技术前言 本教材根据高等职业教育教学的特点，以能力为本位，以应用为目的，参考与数字电子技术相关技术领域职业岗位(群)的任职要求和后续课程的要求，并结合目前数字集成器件的发展现状来编写，在如下的几个方面体现高职教育的特色。 一、突出“教、学、做”一体化的特色。教材所呈现理论知识“教”的任务是让学生会“做”实训项目，学生在“做”中“学”，也在“学”中“做”。“教”的内

2、容与“做”的实训相互呼应，理论与仿真实验、实物实训相结合，以达到举一反三、融会贯通的目的。 下一页返回课题1数字逻辑基础与集成门电路实训1. 1 Multisim仿真照明灯的逻辑控制实训1. 2 Multisim仿真分立元件门电路实训1. 3 集成门电路的逻辑测试实训1. 1 Multisim仿真照明灯的逻辑控制1 .1 .1数字电路的概述1 .1 .1. 1数字信号与数字电路 在自然界中存在的许多物理量中，有一类物理量如温度、湿度、压力、速度等，它们在时间和数值上都具有连续变化的特点，这一类物理量称为模拟量。表示模拟量的信号称为模拟信号，见图1-2(a)用以产生、传递和处理模拟信号的电路称为

3、模拟电路 另一类物理量，如自动生产线上输出的零件数目等，在时间和数量上都是离散变化的，即变化在时间上是不连续的，总是发生在一系列的离散瞬间，且数量大小和每次的增减变化都是某一个最小数量单位的整数倍，而小于这个最小数量单位的数值是没有任何物理意义的。这一类物理量称为数字量，见图1一2(b)。表示数字量的信号称为数字信号。用以产生、传递和处理数字信号的电路称为数字电路。下一页返回实训1. 1 Multisim仿真照明灯的逻辑控制1. 1. 1. 2数字电路特点 数字电路有许多区别于模拟电路的特点，主要如下。 数字电路不仅能够完成算术运算(加、减、乘、除)，而且能够完成逻辑运算(与、或、非等)，这在

4、控制系统中是必不可少的，因此数字电路也常常被称为数字逻辑电路或逻辑电路 数字电路中，无论是算术运算还是逻辑运算，其信号代码符号只有“0”和“1”两种，电路的基本单元相对简单，便于集成和批量生产制造。随着半导体技术和工艺的飞速发展，数字电路几乎就是数字集成电路。批量生产的集成电路成本低廉，使用方便 数字电路组成的数字系统，工作信号只有高、低两种电平，所以数字电路的半导体器件一般工作在导通和截止这两种开关状态，抗干扰能力强，功耗低，可靠性高，稳定性好。下一页上一页返回实训1. 1 Multisim仿真照明灯的逻辑控制 保密性好。 通用性强。1. 1. 2数制与编码 1. 1. 2.1数制 数制是一

5、种计数的方法，它是进位计数制的简称。进位计数制只用几个“数码”就能将任意大小的数表示出来。 1.常用进位计数制 1)十进制 在十进制中，每个数位使用的数码为0, 1, 2,，9，共10个，故其进位基数R为10，其计数规则是“逢十进一”。各位的权值为10 i, i是各数位的序号。 十进制数用下标“D”表示，也可省略。下一页上一页返回实训1. 1 Multisim仿真照明灯的逻辑控制 2)二进制 在二进制中，每个数位使用的数码为0，1，共2个，故其进位基数R为2，其计数规则是“逢二进一”。各位的权值为2 i , i是各数位的序号。 二进制数用下标“B”表示。 3)十六进制 在十六进制中，每个数位上

6、规定使用的数码符号为0，1, 2,，9, A, B，C, D, E, F，共16个，故其进位基数R为16。其计数规则是“逢十六进一”，各位的权值为16 i, i是各数位的序号。 十六进制数用下标“H”表示。下一页上一页返回实训1. 1 Multisim仿真照明灯的逻辑控制 2.数制转换 1)非十进制数转换成十进制数 不同数制之间的转换方式有若干种。把非十进制数转换成十进制数采用按权展开相加的方法。具体步骤是，首先把非十进制数写成按权展开的多项式，然后按十进制数的计数规则求其和。 2)十进制数转换成其他进制数 对于既有整数部分又有小数部分的十进制数转换成其他进制数，首先要把整数部分和小数部分分别

7、转换，再把两者转换结果相加。具体方法如下。 (1)整数转换采用基数连除法 把十进制整数N转换成R进制数的步骤如下。 将N除以R，记下所得的商和余数 将上一步所得的商再除以R，记下所得的商和余数。下一页上一页返回实训1. 1 Multisim仿真照明灯的逻辑控制 重复做第步，直到商为。 将各个余数转换成R进制的数码，并按照和运算过程相反的顺序把各个余数排列起来，即为R进制的数。 (2)纯小数转换采用基数连乘法 把十进制纯小数M转换成R进制数的步骤如下。 将M乘以R，记下整数部分。 将上一步乘积中的小数部分再乘以R，记下整数部分。 重复做第步，直到小数部分为。或者满足精度要求为止。 将各步求得的整

8、数转换成R进制的数码，并按照和运算过程相同的顺序排列起来，即为R进制的数。下一页上一页返回实训1. 1 Multisim仿真照明灯的逻辑控制 3)二进制数转换成十六进制数 二进制数转换成十六进制数时，其整数部分和小数部分可以同时转换。其方法是:以二进制的小数点为起点，分别向左、向右每四位为一组。对于小数部分，最低一组不足四位时必须在有效位右边补0，使其足位。把每一组二进制数转换成十六进制数，并保持原排序。对于整数部分，最高位一组不足位时，可在有效位的左边补0，也可不补。 4)十六进制数转换成二进制数 十六进制数转换成二进制数时，只要把十六进制数的每一位数码转换成四位二进制数，并保持原有排序即可

9、。整数最高位一组左边的0，以及小数最低位一组右边的0。下一页上一页返回实训1. 1 Multisim仿真照明灯的逻辑控制1.1.2.2编码 数字系统中的信息可以分为两类，一类是数值信息，另一类是文字、符号信息。数值的表示方法已如前述。为了表示文字符号信息，往往也采用一定位数的二进制数码来表示，这个特定的二进制码称为代码(code)。建立这种代码与文字、符号或特定对象之间的一一对应关系则称为编码(coding )。这就如同运动会上给所有运动员编上不同的号码一样。下一页上一页返回实训1. 1 Multisim仿真照明灯的逻辑控制 1.二十进制码(BCD码) 用四位二进制数来表示十进制中的0 9十个

10、数码称为二十进制代码(Binary-Coded Decimal )，简称BCD码。由于四位二进制数有十六种不同的组合状态，用以表示十进制中的十个数码时，只需选用其中十种组合，其余六种组合则不用(称为无效组合)。因此，BCD码的编码有很多种。常用的BCD编码有以下几种。 l )842lBCD码(简称8421码) 842 1 BCD码是一种最基本的，应用十分普遍的BCD码。它是一种有权码，8421就是指编码中各位的权分别是8、4、2、1。如表1一1所示。 2)余三码 每个1位十进制数用余三码表示时，比8421码多3(即多0011 )，故称为余三码。下一页上一页返回实训1. 1 Multisim仿真

11、照明灯的逻辑控制 2.格雷码(Gray码) 格雷码属于无权码，任意两组相邻码之间只有一位不同。它有很多种编码方式，典型的格雷码见表1-2。注:首尾两个数码即最小数0000和最大数1000之间也符合此特点，故格雷码可称为循环码。它广泛应用于输入、输出设备和模拟-数字转换器等。1. 1. 3逻辑代数的基本运算、公式、定理和规则1. 1. 3. 1逻辑代数中的三种基本逻辑运算在逻辑代数中，最基本的逻辑运算是与、或、非三种运算1.与运算(AND)下一页上一页返回实训1. 1 Multisim仿真照明灯的逻辑控制 图1 -3所示是一个简单的与逻辑电路。图中用逻辑变量A和B分别表示两个开关，并用1和0分别

12、表示开关处于“闭合”和“断开”状态。用逻辑变量Y表示灯，并用1和0分别表示灯“亮”和“灭”。如果将A, B变量的所有取值和与其一一对应的逻辑值Y之间的关系以表格的形式表示出来，如表1 -3所示，则称为逻辑真值表，简称真值表。由表1一3不难看出，要想使灯“亮”这个结果发生，必须使它的两个条件“A”和“B”开关都闭合，或者说只有变量A和B都是1时，输出Y才为1。因此，这个电路可总结出这样的逻辑关系:“当决定一件事情(灯亮)发生的各个条件(开关A, B的闭合)全部具备时，这样事情才会发生。”这种逻辑关系称为与逻辑。表示与逻辑的逻辑表达式为下一页上一页返回实训1. 1 Multisim仿真照明灯的逻辑

13、控制 式中，“”为与运算符号，也表示逻辑“乘”，可省略不写，式1一1读作Y等于A与B。实现与运算的逻辑门电路称为与门，其逻辑符号如图1 -4所示。 与运算可以推广到多个逻辑变量，即下一页上一页返回实训1. 1 Multisim仿真照明灯的逻辑控制2.或运算(OR) 图1 -5所示是一个简单的或逻辑电路。其真值表如表1一4所示。这个电路可总结出这样的逻辑关系:“当决定一件事情(灯亮)发生的各个条件(开关A, B的闭合)中只要有一个条件具备，这样事情就会发生”这种逻辑关系称为或逻辑。表示或逻辑的逻辑表达式为 式中，“+”为与运算符号，也表示逻辑“加”，式1一3读作Y等于A或B。实现或运算的逻辑门电

14、路称为或门，其逻辑符号如图1 -6所示下一页上一页返回实训1. 1 Multisim仿真照明灯的逻辑控制3.非运算(NOT) 图1一7所示是一个简单的非逻辑电路。其真值表如表1一5所示，这个电路可总结出这样的逻辑关系:“当决定一件事情(灯亮)发生的条件(开关A的闭合)具备时，这件事情不会发生;而条件不具备时，事情发生”这种逻辑关系称为非逻辑。表示非逻辑的逻辑表达式为 式中，A上的“一”为非运算符号，式1一5读作Y等于A非。实现或运算的逻辑门电路称为非门，其逻辑符号如图1 -8所示下一页上一页返回实训1. 1 Multisim仿真照明灯的逻辑控制1.1.3.2复合逻辑运算1.与非(NAND 与非

15、运算为先与后非，与非逻辑的函数表达式为 表达式称作A, B的与非，其真值表如表1一6所示，逻辑符号如图1一9所示。2.或非(NOR)或非运算为先或后非，或非逻辑的函数表达式为下一页上一页返回实训1. 1 Multisim仿真照明灯的逻辑控制 表达式称作A, B的或非，其真值表如表1一7所示，逻辑符号如图1一10所示。 3.与或非(NAND) 与或非运算为先与后或再非，与非逻辑的函数表达式为4.异或(Exlusive-NOR)异或逻辑的函数表达式为下一页上一页返回实训1. 1 Multisim仿真照明灯的逻辑控制5.同或(Exlusive-OR )同或逻辑的函数表达式为下一页上一页返回实训1.

16、1 Multisim仿真照明灯的逻辑控制1.1.3.3逻辑代数中的基本公式和定理1)基本公式和定理基本公式下一页上一页返回实训1. 1 Multisim仿真照明灯的逻辑控制2)基本定理见表1一10逻辑代数的基本定理2.几个常用公式1)并项公式2)吸收公式3)消去公式4)冗余公式下一页上一页返回实训1. 1 Multisim仿真照明灯的逻辑控制1.1.3.4基本规则1.代入规则 对于任何一个含有变量A的逻辑等式，如果将所有出现变量A的位置都代之以同一个逻辑式，则等式仍然成立。这个规则称为代入规则。2.反演规则 对于任何一个逻辑表达式Y，如果将Y中的所有的“”换为“+换为“”，0换为1, 1换为0

17、，原变量换为反变量，反变量换为原变量，那么所得到的新的表达式就是 。这个规则称为反演规则。应用反演规则时需注意以下两点。不属于单个变量上的非号要保持不变。遵守先算括号，再算与，最后算或的运算优先顺序下一页上一页返回实训1. 1 Multisim仿真照明灯的逻辑控制 3.对偶规则 对于任何一个逻辑表达式Y，如果将Y中所有的“”换为“+”，“+”换为“”，0换为1, 1换为0，反变量换为原变量，那么所得到的新的表达式称为Y的对偶式，记为Y。这个规则称为对偶规则。1. 1. 4逻辑代数的表示方法和化简1. 1. 4. 1逻辑代数的表示方法 表示一个逻辑代数有很多方法，常用的有五种表示方法:逻辑函数表

18、达式、真值表、卡诺图、逻辑图和波形图。下一页上一页返回实训1. 1 Multisim仿真照明灯的逻辑控制 1.逻辑函数表达式(Logic Function Expression ) 用与、或、非等逻辑运算表示逻辑变量之间关系的代数式，叫做逻辑函数表达式，常用的有以下五种形式。 与或表达式 与非一与非表达式 与或非表达式 或与表达式 或非一或非表达式下一页上一页返回实训1. 1 Multisim仿真照明灯的逻辑控制 2.真值表(Truth table) 描述逻辑函数各个变量的取值组合和逻辑函数取值之间对应关系的表格，叫真值表。 3.卡诺图(Karnaugh Map ) 卡诺图是图形化的真值表。如

19、果把各种输入变量取值组合下的输出函数值填入一种特殊的方格图中，即可得到逻辑函数的卡诺图。4.逻辑图(Logic Map) 由逻辑符号表示的逻辑函数的图形叫做逻辑电路，简称逻辑图。下一页上一页返回实训1. 1 Multisim仿真照明灯的逻辑控制 5.逻辑函数各种表示方法的相互转换 既然同一个逻辑函数可以用多种不同的方法描述，那么这几种方法之间必能相互转换。经常用到的转换方法有以下几种。 1)由真值表写出逻辑函数表达式 由真值表写出逻辑函数表达式，其步骤如下 找出真值表中使逻辑函数Y=1的那些输入变量的组合 每组输入变量取值的组合对应一个乘积项，其中取值为1的写入原变量，取值为0的写入反变量 将

20、这些乘积项相加，就是Y的逻辑函数表达式下一页上一页返回实训1. 1 Multisim仿真照明灯的逻辑控制 2)由逻辑函数表达式列出真值表 将输入变量取值的所有组合状态逐一代入逻辑式求出函数值，列成表，即可得到真值表。 3)由逻辑函数表达式画出逻辑图 将逻辑符号逐一代入逻辑式中的的运算符号，并根据运算优先顺序把这些逻辑符号连接起来，就可以画出对应的逻辑图。 4)由逻辑图写出逻辑函数的表达式 从逻辑图的输入端到输出端逐级写出每个逻辑符号对应的逻辑式，就可以得到对应的逻辑函数表达式。下一页上一页返回实训1. 1 Multisim仿真照明灯的逻辑控制 6.逻辑函数相等的概念 如果两个逻辑函数具有相同的

21、真值表，则称这两个逻辑函数是相等的，其条件是具有相同的逻辑变量，并且在变量的每种取值情况下，两函数的函数值也相等。1.1.4.2逻辑函数的化简 大多数情况下，由逻辑真值表写出的逻辑函数式，以及由此画出的逻辑电路图往往比较复杂。如果可以化简逻辑函数，就可以使对应的逻辑电路简单，所用器件减少，电路的可靠性也因此而提高。逻辑函数的化简有两种方法，即公式化简法和卡诺图化简法下一页上一页返回实训1. 1 Multisim仿真照明灯的逻辑控制 1.公式化简法(Formula Simplification ) 公式化简法就是运用逻辑代数的基本公式、基本规则和常用公式来简化逻辑函数的。1)并项法 利用公式 将

22、两个乘积项合并为一项，合并后消去一个互补的变量。2)吸收法利用公式A +AB =A吸收多余的乘积项。3)消去法利用公式 消去多余的因子。4)配项法利用 可将某项拆成两项，然后再用上述方法进行化简下一页上一页返回实训1. 1 Multisim仿真照明灯的逻辑控制2.卡诺图化简法(Karnaugh Simplification )1)基本概念 卡诺图化简法是逻辑函数的图解化简法。它克服了公式法化简对最终结果难以确定的缺点，卡诺图化简法具有确定的化简步骤，能比较方便地获得逻辑函数的最简与或式。为了更好地掌握这种方法，必须理解下面几个概念 (1)最小项 对于一个给定变量数目的逻辑函数，所有变量参加相“

23、与”的项叫做最小项，且每个变量只能以原变量或反变量出现一次。n个变量的最小项有2n个。3个输入变量全体最小项的编号如表1一13所示下一页上一页返回实训1. 1 Multisim仿真照明灯的逻辑控制 (2)相邻最小项 如两个最小项中只有一个变量为互反变量，其余变量均相同，则这样的两个最小项为逻辑相邻，并把它们称为相邻最小项，简称相邻项。 (3)卡诺图的结构 n个输入变量的逻辑函数，有2n个最小项，其卡诺图就有2n个小方格与这2n个最小项相对应，并且使逻辑相邻的最小项在几何位置上也相邻，按这样的相邻要求排列起来的方格图，叫做n个输入变量的最小项卡诺图，又称最小项方格图。图1一15所示的是24变量的

24、最小项卡诺图。下一页上一页返回实训1. 1 Multisim仿真照明灯的逻辑控制 (4)最小项表达式 如果一个逻辑式中的每一个相与项都是最小项，则该逻辑式叫做最小项表达式。任何一种形式的逻辑式都可以利用基本定律和配项法化为最小项表达式，并且最小项表达式是唯一的。 2)逻辑函数的卡诺图表示法 在逻辑变量卡诺图上，将逻辑函数表达式中包含的最小项对应的方格内填“1”，没有包含的最小项对应的方格内填“0”(也可不填)，如果是约束项则填写“”，就可得到逻辑函数卡诺图。如果逻辑函数式是一般式，应先展开成最小项表达式。下一页上一页返回实训1. 1 Multisim仿真照明灯的逻辑控制 3)逻辑函数的卡诺图化

25、简法 利用卡诺图相邻性的特性可实现逻辑函数的化简，其本质是通过相邻最小项的合并，消除互反变量，以达到化简目的。2个相邻最小项合并，可以消去1个变量;4个相邻最小项合并，可消去2个变量;把2个最小项合并，可以消去n个变量。 化简逻辑函数式的步骤如下。 第一步，画出逻辑函数的卡诺图。 第二步，“1”的格画卡诺圈，合并相邻最小项，没有可合并的方格可单独画圈。 第三步，写出每个卡诺圈简化后的乘积项。 第四步，将各卡诺圈写出的乘积项相加就是化简后的与或表达式。上一页返回实训1.2 Multisim仿真分立元件门电路1 .2. 1晶体管开关特性1 .2.1.1 二极管的开关特性1.截止条件及截止时的特点

26、图1-22 (a)所示为二极管的开关电路。由硅二极管的伏安特性可知，当UD小于死区电压时，ID已经很小，因此在数字电路中常把UD0.5V看成硅二极管的截止条件，而且一旦截止，就近似认为ID 0，如同断开的开关，如图1一22(b)所示。 2.导通条件及导通时的特点 当硅材料二极管两端所加的正向电压UD大于死区电压(0.5V)时，管子开始导通，但在数字电路中，常常把UD 0.7V看成是硅二极管的导通条件而且二极管一旦导通，就近似认为如同一个闭合的开关，如图1-22 (c)所示。下一页返回实训1.2 Multisim仿真分立元件门电路1 .2.1.2三极管的开关特性 1.截止条件即截止时的特点 由三

27、极管组成的开关电路，如图1一23(a)所示。对于硅管UBE 0V，三极管的发射结偏置电压为0 V，所以其基极电流IB =0V，集电极电流IC=0A, UCE = UCC。这时，集电极和发射极相当于断路，在电路中相当于开关断开，如图1一23(b)所示。 2.饱和导通条件及饱和时的特点 当输入高电平时，发射结正向偏置，若其基极电流足够大，将使三极管饱和导通。三极管处于饱和状态时，其管压降价UCES很小，工程上可以认为UCES =0即集电极与发射极之间相当于短路，在电路中相当于开关闭合，如图1一23 ( c)所示。这时，集电极电流为下一页上一页返回实训1.2 Multisim仿真分立元件门电路所以三

28、极管的饱和条件是硅三极管饱和时的特点是UCES =UCES0.3V ，如同一个闭合开关。下一页上一页返回实训1.2 Multisim仿真分立元件门电路1.2.2分立元件门电路 由分立的二极管、三极管以及电阻等元件组成的逻辑门电路，叫做分立元件逻辑门电路。1.2.2.1二极管与门 图1- 24 (a)所示为硅二极管与门电路，图1-24 (b)为它的逻辑符号，设低电平UIL=0 V，高电平UIH=+5 V，其工作原理如下 A, B端输入均为0V的低电平时，+ VCC(通过电阻R使VD1 , VD2都导通，Y端输出为+0. 7 V的低电平。 A端输入均为0V的低电平时，B端输入为+5 V的高电平，V

29、D1优先导通，Y端输出为+0. 7 V的低电平，而V D2此时反偏截止。 下一页上一页返回实训1.2 Multisim仿真分立元件门电路 A端输入均为+5V的高电平时，B端输入为0V的低电平，V D2优先导通，Y端输出为+0. 7 V的低电平，而VD1此时反偏截止。 A, B端输入均为+5 V的高电平时，+VCC(通过电阻R使VD1 , VD2都导通，Y端输出为+5. 7 V的高电平。 由此得输入输出电压波形如图1 - 24 ( c)所示，输入输出电压关系如表1-15。1.2.2.2二极管或门 图1-25 (a)所示为硅二极管或门电路1-25 (b)为它的逻辑符号，设低电平UIL= 0 V，高

30、电平UIH=+5V，其工作原理详见课本。 由此得输入输出电压波形如图1 - 25 ( c)所示，输入输出电压关系如表1-17所示。下一页上一页返回实训1.2 Multisim仿真分立元件门电路1.2.2.3三极管非门 图1-26 (a)所示为硅三极管非门电路，1-26 (b)为它的逻辑符号，设低电平UIL= 0 V，高电平UIH=+5V ，其工作原理如下 当A端输入为低电平0V时，三极管VT截止，Y端输出为+5 V的高电平; 当A端输入为高电平+5 V时，三极管VT截止，Y端输出为0. 3 V的低电平，其输入输出波形如1 - 26(c)所示。上一页返回实训1. 3集成门电路的逻辑测试1. 3.

31、 1典型的TTL集成门电路 集成门电路按内部有源器件的不同可分为两大类:一类为TTL集成门电路;另一类为CMOS集成门电路 TTL集成门电路是晶体管一晶体管逻辑门电路的简称，它主要由双极型三极管组成，是一种使用较为广泛的电路。CMOS集成门电路是互补金属一氧化物-半导体场效应管门电路的简称，由增强型的PMOS和NMOS组成的互补对称MOS门电路。1. 3. 1. 1 TTL与非门 1.电路结构 TTL与非门的基本电路如图1一30 ( a)所示，该电路由输入级、中间级和输出级三个部分组成。下一页返回实训1. 3集成门电路的逻辑测试 2.工作原理 当输入端至少有一个为低电平0. 3 V时，设为A端

32、，则V1与A端连接的发射结正向导通，V1的基极电位为1 V，使V2, V均截止，而V2的集电极电压足以使V3、V4饱和导通。因此输出为高电平 当输入全部为高电平3. 6 V时，V1的基极电位足以使V2, V5饱和导通，此时，V2的集电极电位为1V，使V3、V4处于截止状态。因此输出为低电平Y=0. 3 V。下一页上一页返回实训1. 3集成门电路的逻辑测试 综上所述，当输入端至少有一个为低电平时，输出为高电平，这时V5截止，电路处于关门状态当输入全为高电平时，输出为低电平，这时V5饱和导通，电路处于开门状态。即输入有0时，输出为1;输入全为1时，输出为0。由此可见，电路的输出与输入之间满足与非逻

33、辑关系，即 故图1一30 (a)的电路可用图1-30 (b)所示的逻辑符号来表示下一页上一页返回实训1. 3集成门电路的逻辑测试 3. CT 74LS集成与非门 在TTL类型中，CT 74LS系列为主要应用产品，TTL集成电路目前大多采用双列直插式外形封装，这类集成电路外引脚的编号判断方法是:把标志(半圆形凹口)置于左端，文字面朝上，自左下角按逆时针转向顺序读出。如图1一31所示为CT 74LS00的外引脚图，为“双输入四与非门”，内部有四个二输入与非门，各个逻辑门万相独立，可以单独使用，但其电源引脚是共用的。下一页上一页返回实训1. 3集成门电路的逻辑测试1.3.1.2电压传输特性及主要参数

34、 1.电压传输特性 电压传输特性是指输出电压Uo、随输入电压Ui变化的关系曲线。图1一32所示为TTL与非门电压传输特性的测试电路。 图1一33所示为TTL与非门电路的电压传输曲线。 2.主要参数1)输出高电平UOH2)输出低电平UOL3)开门电平UON4)关门电平UOFF5)阀值电压UTH6)噪声容限下一页上一页返回实训1. 3集成门电路的逻辑测试3. TTL与非门的其他参数1)输入短路电流IIS2)输入漏电流IIH3)关门电阻ROFF4)开门电阻RON5)输出电流Io6)扇出系数No7)平均传输延迟时间tpd8)功耗下一页上一页返回实训1. 3集成门电路的逻辑测试1 .3.1.3TTL门电

35、路的其他类型 1.集电极开路门 在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为线与。TTL门电路的推拉式结构决定了它不能进行并联使用，否则会因电流从截止门流到导通门，形成过大的电流，损坏门电路。为满足实际应用中线与的要求，专门生产了一种可以进行线与的门电路集电极开路门，简称OC门。 2.三态输出门 三态输出门指输出有三种可能出现的状态:高电平、低电平、高阻。高阻状态指对地和电源都相当于悬空、悬浮状态，又称为禁止状态，简称TSL。下一页上一页返回实训1. 3集成门电路的逻辑测试1. 3. 1. 4 TTL数字集成电路系列 1. CT 54系列和CT 74系列 考虑到国际上通用

36、标准型号和我国现行国家标准，根据工作温度的不同和电源电压允许工作范围的不同，我国TTL数字集成电路分为CT 54系列和CT 74系列两大类。它们的工作条件如表1 -21所示。 2. TTL集成逻辑门电路的子系列 在生产实践过程中，对集成门电路不断提出更新、更高的要求，这主要表现在提高工作速度、降低功耗、加强抗干扰能力等几个方面。由此产生了一系列改进型TTL门电路。如图1 - 42所示。下一页上一页返回实训1. 3集成门电路的逻辑测试1.3.2典塑的CMOS集成门电路 CMOS集成门电路是互补金属一氧化物一半导体器件的简称。它是互补MOS电路，它突出的优点是静态功耗低、抗干扰能力强、工作稳定性好

37、、带负载能力强、开关速度高，是性能较好且应用较广泛的一种电路。1. 3. 2. 1 MOS管的开关特性 MOS管作为开关元件，同样是工作在截止或导通两种状态。由于MOS管是电压控制元件，所以主要由栅源电压认二决定其工作状态。MOS管有三个电极，源极S、栅极G、漏极D。箭头方向说明管子的沟道类型，N沟道箭头向里，P沟道箭头向外。如图1一43所示。下一页上一页返回实训1. 3集成门电路的逻辑测试1.3.2.2其他类型的CMOS逻辑门 在CMOS的系列产品中，常用的有非门、与非门、或非门、或门、与门、与或非门、异或门等。它们的逻辑符号与TTL门电路一致。1.与非门1)电路结构及逻辑功能 将两个以上C

38、MOS反相器的P沟道增强型MOS管(负载管)源极和漏极分别并接，N沟道增强型MOS管(驱动管)串接，就构成了CMOS与非门，如图1一44所示。 2)常用的CMOS集成门电路 该集成电路CD4011为四二输入与非门。其引脚图如图1 - 45所示下一页上一页返回实训1. 3集成门电路的逻辑测试 3.模拟开关 利用CMOS传输门和CMOS反相器进行组合，可以构成多种复杂的逻辑电路，如触发器、寄存器、计数器等，当然也可以组成模拟开关。模拟开关既可以传递数字信号，又可传递模拟信号。模拟开关结构如图1一47所示。1.3.3集成门电路使用注意事项 l .3. 3. l TTL集成电路的使用注意事项 1.电源

39、和地 TTL电路在工作状态高速转换时，电源电流会出现瞬态尖峰值，称为尖峰电流或浪涌电流，幅度可达45m A,该电流在电源线与地线之间产生噪声干扰电压为此，在集成电路电源和地线之间接0. 01 F的高频滤波电容，在电源输入端接20 50 F的低频滤波电容或电解电容，以有效地消除电源线上的噪声干扰。同时，为了保证系统的正常工作，必须保证电路良好地接地。下一页上一页返回实训1. 3集成门电路的逻辑测试 2.电路外引线端的连接 电路外引线端的连接应注意以下几点。 不能将电源与地线接错，否则将烧毁电路 各输入端不能直接与高于5. 5 V和低于一0. 5 V的低内阻电源相连，因为低内阻电源会产生较大电流而

40、烧坏电路 输出端不允许与低内阻电源直接相连，但可以通过电阻相连，以提高输出电平 输出端接有较大的容性负载时，电路在断开到接通的瞬间，会产生很大的冲击电流而损坏电路，应用时应串联电阻 除具有OC结构和三态结构的电路外，不允许将电路的输出端并联使用。下一页上一页返回实训1. 3集成门电路的逻辑测试 3.多余输入端的处理 TTL集成门电路使用时，对于闲置输入端(不用的输入端)一般不悬空，主要是防止干扰信号从悬空输入端上引入电路。对于闲置输入的处理以不改变电路逻辑功能及工作稳定性为原则。1. 3. 3. 2 CMOS集成门电路使用注意事项。1. 3. 3. 2 CMOS集成门电路使用注意事项 1.电源

41、电压 CMOS电路的电源电压极性不可接反，否则，可能会造成电路永久性失效。 CC4000系列的电源电压可在315 V的范围内选择，但最大不允许超过极限值18 V。电源电压选择得越高，抗干扰能力也越强。下一页上一页返回实训1. 3集成门电路的逻辑测试 高速CMOS电路，HC系列的电源电压可在26V的范围内选用，HCT系列的电源电压在4.5 5.5 V的范围内选用。但最大不允许超过极限值7V。 在进行CMOS电路实验，或对CMOS数字系统进行调试、测量时，应先接入直流电源，后接信号源;使用结束时，应先关信号源，后关直流电源。 2.闲置输入端的处理 闲置输入端不允许悬空。 对于与门和与非门，闲置输入

42、端应接正电源或高电平;对于或门和或非门，闲置输入端应接地或低电平 闲置输入端不宜与使用输入端并联使用，因为这样会增大输入电容，从而使电路的工作速度下降。但在工作速度很低的情况下，允许输入端并联使用。下一页上一页返回实训1. 3集成门电路的逻辑测试 3.输出端的连接 输出端不允许直接与电源VDD或与地(VSS)相连。因为电路的输出级通常为COMS反相器结构，这会使输出级的NMOS管或PMOS管可能因电流过大而损坏。 为提高电路的驱动能力，可将同一集成芯片上相同门电路的输入端、输出端并联使用。 当CMOS电路输出端接大容量的负载电容时，流过管子的电流很大，有可能使管子损坏。因此，需在输出端和电容之

43、间串接一个限流电阻，以保证流过管子的电流不超过允许值。下一页上一页返回实训1. 3集成门电路的逻辑测试 4.其他注意事项 焊接时，电烙铁必须接地良好，必要时，可将电烙铁的电源插头拔下，利用余热焊接。 集成电路在存放和运输时，应放在导电容器或金属容器内。 组装、调试时，应使所有的仪表、工作台面等有良好的接地。1. 3. 4. 1 TTL门驱动CMOS门 用TTL电路驱动CMOS电路时，CMOS电路输入电流几乎为零，所以考虑主要是TTL电路输出的电平是否符合CMOS电路输入电平的要求。TTL门作为驱动门，它的UOH2.4 V, UOL0.5 V; CMOS门作为负载门，它的UIH 3. 5, UI

44、L 1 V可见，TTL门的UOH不符合要求为了解决电平匹配问题，通常可采用以下几种方法，具体电路如图1一49所示。下一页上一页返回实训1. 3集成门电路的逻辑测试1. 3. 4. 2 CMOS门驱动TTL门 用CMOS门电路作为驱动门，UOH5 V, UOL 0 V ; TTL门电路作为负载门， UIH 2.0 V, UIL 0.8 V，电平匹配是符合要求的。而CMOS门电路4000系列最大允许灌电流为0. 4 mA , TTL门电路的IIS 1.4 mA，则CMOS4000系列驱动电流不足，此时考虑主要是电流匹配问题。为了解决这一问题，通常可采用以下几种方法 1.选用CMOS缓冲器 比如，

45、CC4009的驱动电流可达4 mA。 2.选用高速CMOS系列产品 选用CMOS的54HC/74HC系列产品可以直接驱动TTL电路。上一页返回图1一2模拟信号与数字信号波形返回图1一3与逻辑关系返回图1 -4与门的逻辑符号返回图1一5或逻辑关系返回图1 -6或门的逻辑符号返回图1一7非逻辑关系返回图1一8非门的逻辑符号返回图 1一10或非门的逻辑符号返回图1一15卡诺图的结构图返回图1一22二极管的导通和截止返回图1一23三极管的导通和截止返回图1一24二极管与门返回图1一24二极管与门返回图 1一25二极管或门返回图 1 26三极管非门返回图1一30 TTL与非门电路及逻辑符号返回图1一30

46、 TTL与非门电路及逻辑符号返回图1一31 TTL与非门外引脚排列图返回图1一32电压传输特性测试返回图1一33电压传输曲线返回图1 - 42 TTL集成门电路的子系列返回图1一43 增强型MOS管符号返回图1一44 CMOS与非门返回图1一45 CD4011引脚图返回图1一47 CMOS模拟开关返回图 1 - 49 TTL门电路与CMOS门电路的接口返回表1一1几种常用的BCD码返回表1一2典型的Gray码返回表1一3与逻辑的真值表返回表1一4或逻辑的真值表返回表1一5非逻辑的真值表返回表1一6与非逻辑的真值表返回图1-9与非门的逻辑符号返回表1一7或非逻辑的真值表返回表1一10逻辑代数的基

47、本定理返回下一页表1一10逻辑代数的基本定理返回上一页表1一13三变量最小项表返回表1一15二极管与门输入输出电压关系表返回表1一17二极管或门输入输出电压关系表返回表1 -21 CT 54系列和CT 74系列的对比返回课题2组合逻辑电路实训2.1 Multisim仿真多数表决电路实训2. 2音量显示电路实训2.1 Multisim仿真多数表决电路2.1.1组合逻辑电路的分析与设计方法 任何时刻产生的稳定输出状态仅取决于该时刻各输入状态的组合，而与过去的输入状态无关的逻辑电路，则称为组合逻辑电路。组合逻辑电路由门电路组成，电路的输出与输入之间没有反馈回路2.1.1.1组合逻辑电路的分析方法 分

48、析逻辑电路的功能，一般步骤大致如下 根据给定组合电路逻辑图，写出组合电路各个门的输出表达式 变换和化简输出逻辑表达式 列出真值表 根据真值表和化简后的函数表达式，分析总结出电路的逻辑功能。下一页返回实训2.1 Multisim仿真多数表决电路2.1.1.2组合逻辑电路的设计方法组合逻辑电路的设计是分析的逆过程，一般步骤大致如下根据电路的逻辑功能要求，列出组合电路的真值表根据门电路类型，对所得组合电路的真值表，化简出逻辑表达式根据逻辑表达式，画逻辑图下一页上一页返回实训2.1 Multisim仿真多数表决电路2.1.2数值加法器 加法器是能实现二进制加法逻辑运算的组合逻辑电路。 所谓半加器是指只

49、有被加数(A)和加数(B)输入的一位二进制加法电路。加法电路有两个输出，一个是两数相加的和(S)，另一个是相加后向高位进位(Co)。根据半加器定义，得其真值表，如表2一6所示 由真值表得输出函数表达式下一页上一页返回实训2.1 Multisim仿真多数表决电路 显然，半加器的和函数S是其输入A, B的异或函数;进位函数C0是A和B的逻辑乘。用一个异或门和一个与门即可实现半加器功能。半加器的逻辑图和逻辑符号如图2一6所示。2.1.2.2全加器 全加器不仅有被加数A和加数B，还有低位来的进位C1作为输入;三个输入相加产生全加器两个输出，和S即向高位进位Co。根据全加器功能得真值表见如表2一7。 图

50、2 -7所示为全加器输出函数卡诺图，由图可得下一页上一页返回实训2.1 Multisim仿真多数表决电路 由此可见，和函数S是三个输入变量的异或。为了利用和函数的共同项，进位函数C0按图2 -7所示化简，而不是按最简与或式化简，得如图2一8所示的逻辑图。 2.1 .2. 3多位二进制加法电路 用全加器可以实现多位二进制加法运算，实现四位二进制加法运算的电路如图2一9所示。低位进位输出作为高位进位输入，这种进位方式称为异步进位。下一页上一页返回实训2.1 Multisim仿真多数表决电路2.1.2.4快速进位集成4位加法器74283的应用 1.用74283实现多位二进制数加法运算 一片74283

51、只能进行4位二进制数的加法运算，将多片74283进行级联，可扩展加法运算的位数。用2片74283组成的8位二进制数加法电路如图2一10所示。 2.用74283实现余3码到8421 BCD码的转换 对一个十进制数符，余3码比8421 BCD码多3，要实现余3码到8421 BCD码的变换，只需从余3码中减去3(即0011)利用二进制补码的概念，很容易实现上述减法。由于0011的补码为1101,减0011和加1101等效。所以，从74283的A3A0输入余3码，B3B0接1101代码，就能实现相应的转换，其逻辑图如图2一11所示。下一页上一页返回实训2.1 Multisim仿真多数表决电路2.1.2

52、.5减法运算的买现 在数字电路中，减法运算是通过加法器来实现的。例如，A减B可用A加一B来表示，因此，实现减法的实质是负数的表示问题。二进制运算中，通常用补码和符号位表示负数。定义一个无符号数N的n位自然二进制码为该数的原码，原码各位取反定义为该数的反码，2n减这个数的原码定义为该数的补码。即下一页上一页返回实训2.1 Multisim仿真多数表决电路可见，补码和反码之间存在以下关系即一个数的补码可将原码取反后加1。两数相减(A一B)可表示为下一页上一页返回实训2.1 Multisim仿真多数表决电路2.1.2.6加法器的应用 二进制并行加法/减法器，如下图2一12所示。2.1.3数值比较器

53、数值比较器就是对两个数A和B的大小进行比较。比较的结果有A B,AB，等于输入IA=B 。和小于输入IA=B 。其引脚分布图如图2一15所示，化简真值表如表2一10。下一页上一页返回实训2.1 Multisim仿真多数表决电路 4.集成数值比较器的扩展 利用多片4位数值比较器的比较输入，LA B, LA= B和LAB ，可以连接成更多位的数值比较器，只要将低位芯片的输出作为高位数值比较器的比较输入即可。当高4位数值比较器输入相等A7 A6 A5 A4 = B7 B6 B5 B4时，8位数值比较器的输出由低4位数值比较器输出确定。当高4位数值比较器输入不相等时，8位数值比较器的输出与低4位数值比

54、较器输出无关。按图示2一16级联方式，可以组成更多位数值比较器。 图2一17所示是采用并联方式用5片74LS85组成的16位二进制数比较器将16位按高位至低位分成4组，每组用1片74LS85进行比较，各组的比较是并行的。将每组的比较结果再经1片74LS85进行比较后得出比较结果。上一页返回实训2. 2音量显示电路2. 2. 1编码器 在日常生活中，我们会遇到如教室号、学号、身份证号、电话号码、邮政编码等，这些一串按规律编排的数码代表某种特定的含义。在数字电路中，用一定位数的二进制代码表示特定信息(如文字、符号等)的过程称为编码。实现编码操作的逻辑电路称为编码器。2. 2. 1. 1二进制编码器

55、1.三位二进制编码器输入变量用I0 I7表示，输出函数用Y0Y2表示，其真值表见如表2一11下一页返回实训2. 2音量显示电路根据真值表可得出如下逻辑表达式根据表达式画出逻辑图如图2一19所示下一页上一页返回实训2. 2音量显示电路 2.三位二进制优先编码器 在使用二进制编码器中，当两个以上信号同时输入编码器时将产生错误码输出。为解决这一问题，对输入信号依照规定的先后顺序进行编码，这就是优先编码。在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。输入变量用I0I7表示，设I7的优先级别最高，I6次之，依此类推，I0最低输出函数用Y0Y2表示，其真值表见表2一12。 根据真值表

56、可得出如下逻辑表达式下一页上一页返回实训2. 2音量显示电路下一页上一页返回实训2. 2音量显示电路根据表达式画出逻辑图如图2一20所示。 3.集成三位二进制优先编码器74 LS 148 集成三位二进制优先编码器的引脚排列图和逻辑功能示意图如图2一21(a)、(b)所示。2. 2. 1. 2二一十进制编码器 用4位二进制数对十进制数码09进行编码的电路称为二一十进制编码器，常用的是8421BCD码。集成10一4线优先编码器74LS147的引角排列图如图2一22所示，其真值表见表2一14。下一页上一页返回实训2. 2音量显示电路2. 2. 1. 3编码器的功能扩展 常用的优先编码器有CT 114

57、7 , CT 3147 , CT 1148 , CT 4148 , 74LS148国际通用型号有54/74148, 54/74LS148, 54/74 HC148等。它们的输入、输出端都分别是10一4线或8一3线。用8一3线优先编码器74 LS 148可扩展成16一4线优先编码器，如图2 - 23所示下一页上一页返回实训2. 2音量显示电路2. 2. 2译码器 译码是编码的逆过程。译码是将二进制代码按其编码时的特定含义翻译为对应的信号。实现译码操作的逻辑电路称为译码器。实际上译码器就是把一种代码转换为另一种代码的电路。它输入的是二进制或二一十进制代码，输出则是对应信息的单元码。译码器分二进制译

58、码器、十进制译码器及字符显示译码器，各种译码器的工作原理类似，设计方法也基本相同。下一页上一页返回实训2. 2音量显示电路2. 2. 2. 1二进制译码器 二进制译码器是2n线输入， 2n线输出的组合逻辑电路，与n个变量有2n最小项的情形对应，所以也称为变量译码器。常用的有2一4线(CT 4139 ,74LS139)、3一8线(CT 1138、74LS138)、4一16线(CT 1154、74LS154)译码器。2. 2. 2. 2二进制译码器的功能扩展 由74LS138的真值表知，它只有3个输人端和8个输出端，当需要对4位二进制数进行译码时，可以将高位 与低位 相连作为扩展的输人端A3高位片

59、译码器的8个输出端 即可实现4一16线译码器，如图2 - 25所示。下一页上一页返回实训2. 2音量显示电路2. 2. 2. 3二一十进制译码器 把二一十进制代码(BCD码)翻译成十进制数字对应的有效电平信号的电路，称为二一十进制译码器。 二一十进制译码器的输入是十进制数的4位二进制编码(BCD码)，分别用A3 , A2, A1, A0表示;输出的是与10个十进制数字相对应的10个信号，用Y9 Y0表示。由于二一十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。下一页上一页返回实训2. 2音量显示电路2. 2. 2. 4显示译码器 显示译码器集中译码和驱动显示于一体。在工程

60、实际中，用BCD七段显示译码器去驱动七段数码显示器，完成输入BCD代码显示十进制数码的任务。 1.七段数码显示器 1)七段数码显示原理 七段数码显示器的种类有许多种，常用的有辉光数码管、荧光数码管、半导体数码管、液晶显示器等，它们工作原理不同，但显示原理却是相同的，都是将0 9十个数码，用a, b,c,d,e,f,g个发光段的不同发光组合来显示，如图2一26所示下一页上一页返回实训2. 2音量显示电路 2)半导体数码显示管(LE D) 将七个做成条状的发光二极管，按“8”字结构连同小数点“”封装在一起即成半导体数码显示管。半导体数码显示管电路有两种接法，共阴极接法和共阳极接法，如图2 - 27