《微机原理》课件第4章 存储器系统－1

1、第四章 存储器系统4-1 半导体存储器简介4-2 随机读写存储器RAM4-5 高速缓冲存储器（Cache）4-6 虚拟存储器技术及其管理4-3 只读存储器ROM4-4 存储器系统设计4-1 半导体存储器简介CPURAM读写ROM只读数据总线接口硬盘软盘光盘磁带一、微机存储器内存外存控制总线地址总线地址译码器4-1 半导体存储器简介二、按存储性质分类半导体存储器随机读写存储器RAM只读存储器ROM可读、写，存放用户当前程序断电后内容消失只读，存放引导程序（加电运行）断电后内容不消失静态读写存储器SRAM动态读写存储器DRAM集成度低、速度快、容量小集成度高、速度慢、容量大掩膜式ROM可编程ROM

2、：PROM可擦除PROM：EPROM可擦除可编程PROM：E2PROM非易失性读写存储器NVRAM闪速存储器FLASH行选择线列选择线刷新放大器QC数据线 SRAM（静态）6管双稳态电路构成 DRAM（动态）单管基本存储电路集成度低，速度快作高速缓冲存储器集成度高、速度慢、容量大由于电容放电需进行周期刷新4-1 半导体存储器简介 行线X列线Y写数据读111T6T5T3T2T1T2T7T8+5V1、随机读写存储器ROM（Read Only Memory） 存放引导程序； 只读； 断电内容不消失2、只读存储器ROM（Read Only Memory）5-1 半导体存储器简介（1）掩膜ROM：批量；

3、（2）PROM：一次性编程；（3）EPROM：可编程、紫外线照射擦除；（4）E2PROM：可编程、电信号擦除，方便，价格较贵。（5） FLASH: 在线电擦写、低功耗、大容量、擦写速度快，低成本。三、主要技术指标存储容量存取时间和存取周期功耗（操作功耗，维持功耗）平均故障间隔时间（MTBF）（可靠性） （Mean Time Between Failure ）存储器芯片的容量CPU直接寻址的内存容量请分清：5-1 半导体存储器简介存储容量？由CPU地址线的条数决定例8088CPU地址线20条，可寻址220个单元存储容量地址线 A15A14A13A12 A11A10A9A8 A7A6A5A4 A3

4、A2A1A0 地址范围 13条 0 0 0 0 0 0 0 0 0 0 0 0 0 0000H 1 1 1 1 1 1 1 1 1 1 1 1 1 1FFFH 16条 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000H 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 FFFFH4-1 半导体存储器简介字数（地址数）字长（1个字的位数）2地址线数量数据线数量 8K *8 = 213 8 (SRAM Intel6264) 1K*4 = 210 4 (SRAM Intel2114) 64K*1 = 216 1 (DRAM Intel2164)四、半导体存储器的

5、基本结构4-1 半导体存储器简介半导体存储器芯片内部的基本结构框图4-1 半导体存储器简介1、存储矩阵 存储器芯片的一个个基本存储电路(存储元)按一定的规则排列成适当的阵列，这种阵列称为存储矩阵。两种存储矩阵结构方式：字结构 每个存储单元有8位，称为字结构（SRAM）位结构 每个存储单元有1位，称为位结构（DRAM）2、地址译码器 存储器芯片中的不同单元，由地址总线上送来的地址码通过芯片中的地址译码器译码来选择的。单译码方式：210=1024根线；双译码方式：25+25=32+32=64根线。3、读/写控制逻辑片选信号CS 读/写控制信号4-1 半导体存储器简介五、存储器的读写操作1存储器读周

6、期 存储器的读周期是指启动一个读操作到启动下一次读操作之间所需要的时间，读出周期tRC读取时间tA读恢复时间tAR。4-1 半导体存储器简介五、存储器的读写操作2存储器写周期 存储器写周期指将数据写入存储器所需要的时间, 写周期时间用tWC表示。下图给出了静态RAM存储器写周期。4-1 半导体存储器简介4-2 随机读写存储器RAM一、静态RAM（SRAM） Intel典型芯片：6264 （8K*8位）、62128（16K*8位）、62256（32K*8位）图4.7 SRAM的基本结构（1K*8）静态RAM芯片6264引脚介绍：地址线 A12 A0；数据线 D7 D0 ；容量 8K*8位 CE2

7、 CE1 WE OE读 1 0 1 0写 1 0 0 WE：写允许信号OE；读允许信号CE1、CE2：片选信号6264A12 A0D7 D0 VCCCE1NCGNDCE2WEOE4-2 随机读写存储器RAM6264芯片与CPU系统的连接D0D7A0A12WEOECE1CE2A0A12MEMWMEMR译码电路高位地址信号D0D78088CPU62644-2 随机读写存储器RAM二、动态读写存储器（DRAM）1、电容存储 “1”或“0”, 存储信息不稳定;2、刷新电路：将存储的数据读出、经放大后再写入3、由DRAM控制器使行列地址线分时输入行选择线列选择线刷新放大器QC数据线4-2 随机读写存储器

8、RAMIntel 2164DRAM 芯片（64K*1）数据输出线 DOUT，数据输入线 DIN地址线 A7A0（行列分时）容量 216*1=64K*1bit2164A7A0VSSDI NRASVDDCASDOUTWE行地址选择兼片选信号 RAS列地址选择 CAS4-2 随机读写存储器RAMIntel 2764的引脚简介：Intel 2716 （2K*8）Intel 2732 （4K*8）Intel 2764 （8K*8） Intel 27256 （32K*8）2764A12A0VCCCEGNDVPPPGMD7D0OE一、可编程可擦除EPROM芯片4-3 只读存储器ROM地址线 A12A0 数据

9、线 D7D0 容量 213*8=8K*8编程脉冲 PGM OE 输出允许 片选 CECache的工作原理CPU主 存CacheDB4-3 高速缓冲存储器（Cache）Cache 为容量小、速度快的高速存储器，由SRAM组成Cache与主存的空间比一般为：1128由于CPU与主存存在较大速度差异，为提高CPU效率，并考虑到价格因素，基于程序的局部性原理，在CPU与主存之间增加高速缓冲存储器Cache技术CPU80386Cache缓存（SRAM）2040ns32256KB主存DRAM80120ns116MB硬盘240MB1GCache控制器DRAM控制器CPU读取的 数据在Cache中称为“命中”

10、，32K缓存命中率可达85%左右Cache结构：全关联、直接映象、成组关联4-3 高速缓冲存储器（Cache）Cache的工作原理00000HA0000HC0000HFFFFFHRAM区 640KB保留区 128KBROM区 256KB一、系统内存的配置4-4 存储器系统设计1、容量的配置：2、区域的分配：3、内存中的数据组织ROM区：复位启动地址FFFF0HRAM区：中断矢量区域00000H003FFH显示缓冲区其它4-4 存储器系统设计IBM PC/XT专用内存区：D7D0CPU (8位) 2000H2001H2002H2003H2004H2005H2006H2007H2008H2009H

11、112233445566778899D7D084-4 存储器系统设计二、存储器系统结构分体结构113355772000H2002H2004H2006H224466882001H2003H2005H2007H偶存储体奇存储体D7D0D15D8D15D0164-4 存储器系统设计CPU (16位) 二、存储器系统结构分体结构D7D0D15D8D31D0164-4 存储器系统设计CPU (32位) 二、存储器系统结构11552000H2004H22662001H2005H33772002H2006H44882003H2007HD23D16D31D24三、存储器扩展位扩展：数据位扩展以满足字长要求字扩展：地址空间扩展，以满足容量要求多个存储芯片构成需要的内存空间，分别占据不同的地址范围，任一时刻仅有一片（或一组）被选中4-4 存储器系统设计问题：2164（64K*1）芯片构成128KB存储器，需几片2164？ D0216421642164216421642164D5D42164D6位扩展用8片2164（64K*1）芯片构成64KB存储器4-4 存储器系统设计单元数不变，位数增加2164A0A7D7用两片6264（