复杂电子系统设计--第8章课件

1、复杂电子系统设计 主讲人： 第8章简单测试仪器的设计与实现8.1 引 言8.2 数字电容测量仪8.3 数字工频多用表8.4 简易数字存储示波器28.6 本章小结8.5 简易逻辑分析仪设计 8.1 引 言 常见的测试仪器包括电气参数测量仪、元器件参数测量仪、时域测量仪、频域测量仪和数据域测量仪等。 数字电容测量仪属于元器件参数测量仪的一种，数字电容测量仪的原理主要是将待测电容Cx转换为可测量物理量，如电压、频率、脉宽等，通过测量上述物理量的数值来间接测量电容的容值。 数字式工频多用表属于电气参数测量仪，它能够测量工频交流电的电压有效值、电流有效值、有功功率、无功功率、功率因素等参量。数字式工频多

2、用表的设计主要是电压参数的测量和参量的转化。3 8.1 引 言 示波器是一种基本的、应用广泛的时域测量仪，通过它能观察信号波形，测量信号的幅度、频率、周期等基本参量，测量脉冲的脉宽、占空比、上升下降时间等参数，还能测量两个信号的时间和相位关系。高速数据采集、存储和回放系统的设计成为数字示波器系统设计的难点。 逻辑分析仪属于数据域测量仪，它是数字电路调试和信号分析中不可缺少的工具。简易逻辑分析仪的设计实质上就是用双踪信号示波器作为逻辑分析结果的显示设备，用单片机控制逻辑信号采集和逻辑分析仪的各项功能操作，用FPGA处理逻辑信号并控制逻辑分析结果波形的点阵扫描，达到一般逻辑分析仪应有的功能和指标。

3、 4第8章简单测试仪器的设计与实现8.1 引 言8.2 数字电容测量仪8.3 数字工频多用表8.4 简易数字存储示波器58.6 本章小结8.5 简易逻辑分析仪设计1设计任务 设计并制作一个基于MCS-51/52系统的智能化电容测量仪。2设计基本要求测量范围： ；准确度： ；分辨度： ；线性度：0.99。测量结果以6位LED显示，LED显示单元最高位显示C以表示电容器测量，显示单位为pF，以科学计数法显示测量结果。68.2 数字电容测量仪测量原理分析与论证系统参数的计算系统硬件电路设计软件设计78.2 数字电容测量仪测量原理分析与论证 电容的测量方法很多，主要可以分为下面两类：第一类方法是把电容

4、量通过电路转换成电压量，然后把电压量经模数转换器转换成数字量并换算成电容量进行显示。第二类方法是将电容量转化为与时间或者频率有关的量，通过测量时间或频率求出待测电容的电容量。 常见的电容测量方法有高频交流测量法、相位测量法和C-T测量法。88.2 数字电容测量仪测量原理分析与论证高频交流测量法 高频交流测量法是基于传统测量技术的一种方法，其基本原理是：利用线性闭环运算放大器组成的高频测量电路，对被测电容Cx进行测量。 Cx为被测电容，Gx为Cx的等效并联电导，Rf为反相反馈电阻，由于采用高速宽带低漂移放大器，同相端可直接接地。98.2 数字电容测量仪图8.1 高频交流测量法测电容的原理图测量原

5、理分析与论证高频交流测量法 当给测量电路输入高频正弦波激励信号时，测量电路的输出电压和输入电压之间的复数关系为 式中， 为激励信号的角频率。测量电路对被测电容Cx的灵敏度与信号源的角频率成正比；而等效并联电导与 无关，即测量电路受等效并联电导的影响极小。 所以可以认为高频测量提高了对被测电容的灵敏度，一般可采用大于或等于500kHz的激励信源。测量时，分别测出Vo与Vi，联解求得Cx和Gx。108.2 数字电容测量仪测量原理分析与论证高频交流测量法 118.2 数字电容测量仪图8.2 高频交流电容测量电路示意图测量原理分析与论证相位测量法 所谓相位测量法，是指利用被测电容Cx对交流信号的相移作

6、用，通过CPU对相位差进行测量来获得被测电容的容量值。128.2 数字电容测量仪图8.3 相位测量法测电容的原理图测量原理分析与论证相位测量法 设正弦激励信号 输入到A1的同相端，A1为同相放大器，反馈回路由R和Cx组成，A1的输出U1为 为纯电阻； 为纯容抗。138.2 数字电容测量仪图8.4 矢量参数图图8.5 比较器A2和A3的输出波形测量原理分析与论证相位测量法 比较器A2和A3的输出波形，可看出(1)CPU测出U2两次上跳的时间间隔为T，即为正弦信号的周期。(2)测量U2上跳到U3上跳的间隔tx，则相位差为(3)由图8.4可知 所以148.2 数字电容测量仪测量原理分析与论证C-T变

7、换法 C-T变换法的原理是将被测电容Cx的测量转换为时间参数的测量。158.2 数字电容测量仪图8.6 C-T变换法测电容原理图其中A1为积分器，A2为比较器，E1和E2为电容测量充放电定值电压源，Cx为被测电容，S为电子模拟开关，F为反相器。测量原理分析与论证C-T变换法 假定被测电容Cx两端的初始电压等于零，当模拟开关S断开时，E2对被测电容积分，积分过程为定值积分，将一直积分到使 输出 为止。设此定值积分阶段积分时间为 ，则有 T1阶段结束后，比较器A2翻转，其输出跳变为低电平，经反相器F后控制模拟开关S闭合，使E1接入积分回路。由于 ，故通过Cx的积分电流极性将发生变化，使得积分器反向

8、积分。此时输出电压UA1将从E1值经过一段时间后被积分至0V。168.2 数字电容测量仪(8.7)测量原理分析与论证C-T变换法 设比较器输出电压信号的周期为T，则有178.2 数字电容测量仪可求得 因此测量电路的灵敏度为(8.8)(8.9)图8.7 积分器与比较器 的输出电压波形测量原理分析与论证方案比较分析高频交流测量法 该方法的优点是：测量灵敏度高；有较高的准确度；可适用于微小电容器的测量。一般地，电容的测量其准确度的要求不可能很高，因此该测量方法在微小电容测量时具有很大的优势，这对以微小电容(1pF以下)为基础的传感器技术而言有着重要的意义。 该方法的不足是：高频交流测量电路相对于其他

9、方法的测量电路，其电路结构较为复杂，电路需要高稳定度的高频信号发生器、高性能高频放大器和相敏解调器及滤波环路等。188.2 数字电容测量仪测量原理分析与论证方案比较分析相位测量法 该方法的优点是：利用CPU的运算能力对T和tx进行测量，可大幅度降低系统测量时信源的频率漂移所引起的误差；由于是对过零信号进行检测，可消除振幅漂移引起的误差；测量误差主要来源于对T和tx测量时的计数误差，但由于被测量信源的频率一般取几百赫兹，而CPU的时钟频率(612MHz)，因此T和tx对应的计数值较大，测量误差可降到0.1%以下。若通过宽位高速计数单元电路，提高测量精度有较大的余地。 该方法的不足是：为提高精度，

10、相差要控制在一定范围，这时需改变R值来进行量程转换。 198.2 数字电容测量仪测量原理分析与论证方案比较分析C-T变换法 该方法的优点是： C-T变换法利用比较器输出电压信号的周期T和被测电容Cx成正比的对应关系，基于双斜率积分原理，实现电容器的测量。其电路结构简单，通常的电容测量电路一般都要有测量激励信号源等电路，不需要信号源，相比而言其硬件开销较小。更重要的是，C-T变换法的比较器输出电压信号周期的变化量dT和被测电容变化量dCx之比等于常数，通过测量输出信号周期变化量的方法间接测量电容器容值，具有较高的灵敏度和线性度。而且积分电路具有时域平均作用，电路对于共模干优信号有很强的抑制能力，

11、使测量的稳定性有较大的提高。 该方法的不足是：当被测电容Cx有较小容量时，由于积分路径较小，测量分辨率降低。当被测电容Cx有较大容量时，测量电路跟随特性变差，测量灵敏度降低。 208.2 数字电容测量仪2. 测量原理分析与论证系统参数的计算比较器输出电压信号的周期及待测电容的电容量分别为 当占空比为1:1时，T1=T2，即满足E2=-E1, R2=2R1。由此可得出如下结论：Cx与Fx在理论上成反比关系，比例系数K由系统参量所决定。指标要求Cx的范围为1pF102mF， =108，如果频率测量工具可以对0.1Hz16MHz之间的频率进行高精度测量，测量精度为10-6，即fxmax=16MHz,

12、 fxmin=0.1Hz， ，则设计完全满足测量要求。218.2 数字电容测量仪(8.10)2. 测量原理分析与论证系统参数的计算 由于模拟开关打开和关断需要一定的建立时间，这一时间会严重制约小电容的充放电速度。快速充放电过程与相对较慢的模拟开关的建立时间之间的矛盾，导致系统对小电容测量的误差很大。 可以采取的解决办法是设置两路电容充放电通道(两路通道在测量不同电容时的时常数基本相等)：一路通道的电阻值较大，测量较小电容(0.1mF以下)时，频率范围满足几Hz至几百kHz的要求；另一路通道的电阻值较小，测量较大电容(0.1mF以上)时，频率范围也满足几Hz至几百kHz的要求。这就较好地解决了电

13、容充放电过程与模拟开关开闭动作速度冲突的问题。228.2 数字电容测量仪2. 测量原理分析与论证系统参数的计算238.2 数字电容测量仪图8.3 相位测量法测电容的原理图R11和R12构成一路电容充放电通道；R21和R22构成另一路电容充放电通道。满足条件R11R21, R12R22(几十倍至几百倍)。当测量电容较小时，S2和S3接通CH1；当测量电容较大时，S2和S3接通CH2。3. 硬件电路设计（1）电压源模块248.2 数字电容测量仪图8.9 +2.500V电压源电路图8.10 -2.500V电压源电路3. 硬件电路设计（2）利用模拟开关切换充放电通路模块258.2 数字电容测量仪图8.

14、11 模拟开关切换充放电通路电路图 CH1和CH2分别由两路充放电通路组成。通路由IN1和IN2进行选择，当PC4为高电平时，R21和R11接入通路；当PC4为低电平时，R22和R12接入通路，完成通路间的切换。第8章简单测试仪器的设计与实现8.1 引 言8.2 数字电容测量仪8.3 数字工频多用表8.4 简易数字存储示波器268.6 本章小结8.5 简易逻辑分析仪设计1设计任务 设计并制作一个能同时对一路工频交流电(频率波动范围为 、有失真的正弦波)的电压有效值、电流有效值、有功功率、无功功率和功率因数进行测量的数字式多用表。 为便于设计与制作，设待测0500V的交流电压、050A的交流电流

15、均已经过相应的变换器转换为05V的交流电压，如图8.12所示。278.3 数字工频多用表图8.12 数字式多用表2设计基本要求(1)测量功能及量程范围交流电压：0500V；交流电流：050A；有功功率：025kW；无功功率：025kvar；功率因数(有功功率视在功率)：01。(2)准确度显示为5位(0.0004.999)，有过量程指示；交流电压和交流电流： (0.8读数+ 5个字)，例如当被测电压为300V时，读数误差应小于 (0.8%300V+0.5V) ；有功功率和无功功率： (1.5读数+8个字)；功率因数：0.01 。(3)功能选择：用按键选择交流电压、交流电流、有功功率、无功功率和功

16、率因数的测量与显示。288.3 数字工频多用表3设计提高部分要求(1)用按键选择电压基波及总谐波的有效值测量与显示。(2)具有量程自动转换功能，当变换器输出的电压值小于0.5V时，能自动提高分辨率达0.01V。(3)用按键控制实现交流电压、交流电流、有功功率和无功功率在测试过程中的最大值与最小值测量。(4)其他(例如扩展功能，提高性能)。298.3 数字工频多用表系统设计方案分析和理论计算各模块电路设计与分析系统软件设计308.3 数字工频多用表1系统设计方案分析和理论计算本设计需要测得等效电压(电流)信号的真有效值、等效电压信号基波的真有效值和电压、电流两路信号的相位差，再按照工频信号有功功

17、率、无功功率和功率因数等定义计算出各物理量值。完成基本要求应主要解决以下两个关键问题： (1)真有效值转换，其中包括等效电压和等效电流信号的真有效值的转换； (2)电压信号、电流信号相位差的测量。为完成提高部分要求中测量电压基波和总谐波的有效值，需测量等效电压信号基波的真有效值。由总谐波、基波和失真信号有效值之间的关系式，可以算出总谐波有效值。 318.3 数字工频多用表1系统设计方案分析和理论计算相位差可采用等精度的测量方法进行测量。50Hz基波信号的获得可以采用多阶的低通滤波器来实现。真有效值转换常见的方法有热电偶变换法、采样计算法、模拟直接运算转换法和单片集成有效值转换器件法等。采样计算

18、法和单片集成有效值转换器件法是最常用的方法。采样计算法通过对周期信号进行快速采样获得多个离散值，再利用单片机的运算功能进行相关运算得到真有效值。 328.3 数字工频多用表图8.13 采用采样计算法的系统设计方案1系统设计方案分析和理论计算单片集成有效值转换器件法是利用专用芯片实现交流信号的真有效值转换，输出直流信号，A/D转换器可以直接对其进行采样。 338.3 数字工频多用表图8.14 采用单片集成有效值转换器件法的系统设计方案1系统设计方案分析和理论计算功率及功率因数的计算 当周期为T，电压信号U和电流信号I之间的相差为时，交流电参量定义为 只要测得U和I的真有效值及两者的相差，然后经过

19、运算就可以方便地求得上述的各电参量值。 348.3 数字工频多用表1系统设计方案分析和理论计算电压基波有效值的计算 被测信号u(t)是一个周期的时间函数，除基波外，还含有直流分量和各次谐波，根据傅里叶级数理论，可将其表示为 式中，n = 0, 1, 2, ； an和bn 分别为各次谐波的正弦项和余弦项的振幅； a1和b1 分别为基波的正弦和余弦分量的振幅；b0为直流分量. 358.3 数字工频多用表(8.11)1系统设计方案分析和理论计算电压基波有效值的计算 由傅里叶级数理论，可以求出u(t)中的基波分量为 u1= b1cos(w1t) +a1sin(w1t) 式中， 为基波有效值；a1为t=

20、0时的基波分量的相角。谐波总有效值根据基波有效值可以算出为 368.3 数字工频多用表(8.13)2各模块电路设计与分析移相网络 在线性系统中，当正弦交流电压施加在线性负载上时，产生的电流也是一个与电压同频的正弦交流量。因此，模拟电流信号可由模拟电压信号经过移相网络后得到。为此需设计等幅移相网络，通过改变电位器的阻值大小可以将电压信号移相( )后得到电流信号. 378.3 数字工频多用表图8.15 获得等效电压、电流信号的移相网络2各模块电路设计与分析程控增益放大电路 为了保证系统测量精度，考虑到输入信号幅值变化范围较大，为满足对大小不同的电流信号和电压信号进行处理，输入放大器电路应采用可编程

21、放大形式。 388.3 数字工频多用表图8.16 程控增益放大电路的设计框图2各模块电路设计与分析程控增益放大电路 398.3 数字工频多用表图8.17 程控增益放大电路2各模块电路设计与分析程控增益放大电路 408.3 数字工频多用表表8.1 输入信号与程控放大倍数选择对应关系输入真有效值电平Vrms/V增益系数(D1 D0)选择0Vr m s0.625110.625Vr m s1.25101.25Vr m s2.50012.50Vr m s5.00002各模块电路设计与分析真有效值转换电路 采用单片电压真有效值转换器AD536实现交流信号的真有效值转换，该芯片能计算包括交流和直流成分的任何

22、复杂输入波形的真有效值并转换为直流信号输出，且与波形参数及其失真度大小无关，因而减小了设计难度。 418.3 数字工频多用表图8.18 AD536真有效值转换电路2各模块电路设计与分析50Hz低通滤波电路 为了得到50Hz工频信号的基波，需设计50Hz低通滤波器电路，较为便利的方法是采用开关电容滤波器。 应注意的是，当采用开关电容滤波器时，所获取的基波信号的电平由于被叠加直流电平可能产生偏移，因此需在滤波电路的后端加设直流电平校正及隔离驱动电路，以保证信号的准确测量。 428.3 数字工频多用表图8.19 50Hz低通滤波电路2各模块电路设计与分析A/D采样电路 438.3 数字工频多用表图8

23、.20 A/D采样电路2各模块电路设计与分析相差测量电路 448.3 数字工频多用表图8.21 相差测量电路3系统软件设计 458.3 数字工频多用表图8.22 系统软件设计主程序参考流程图第8章简单测试仪器的设计与实现8.1 引 言8.2 数字电容测量仪8.3 数字工频多用表8.4 简易数字存储示波器468.6 本章小结8.5 简易逻辑分析仪设计1设计任务设计并制作一台用普通示波器显示被测波形的简易数字存储示波器，其示意图如图8.23所示。478.4 简易数字存储示波器图8.23 简易数字存储示波器示意图2设计基本要求(1)要求仪器具有单次触发存储显示方式，即每按动一次“单次触发”键，仪器在

24、满足触发条件时，能对被测周期信号或单次非周期信号进行一次采集与存储，然后连续显示。(2)要求仪器的输入阻抗大于100k，垂直分辨率为32级/div，水平分辨率为20点/div。设示波器显示屏的水平刻度为10div，垂直刻度为8div。(3)要求设置0.2s/div, 0.2ms/div, 20ms/div三挡扫描速度，仪器的频率范围为050kHz，误差5%。(4)要求设置0.1V/div, 1V/div二挡垂直灵敏度，误差5%。(5)仪器的触发电路采用内触发方式，要求上升沿触发、触发电平可调。(6)观测波形无明显失真。488.4 简易数字存储示波器3. 设计提高部分要求(1)增加连续触发存储显

25、示方式，在这种方式下，仪器能连续对信号进行采集、存储并实时显示，且具有锁存(按“锁存”键即可存储当前波形)功能。(2)增加双踪示波功能，能同时显示两路被测信号波形。(3)增加水平移动扩展显示功能，要求存储深度增加一倍，并且能通过操作“移动”键显示被存储信号波形的任一部分。(4)垂直灵敏度增加0.01V/div挡，以提高仪器的垂直灵敏度，并尽力减小输入短路时的输出噪声电压。498.4 简易数字存储示波器简易数字存储示波器的系统设计方案主要技术指标与设计参数计算系统各模块电路设计系统软件设计508.4 简易数字存储示波器简易数字存储示波器的系统设计方案常用的示波器有模拟示波器和数字存储示波器两类。

26、数字存储示波器(Digital Storage Oscilloscope, DSO)将被测模拟信号先送至高速A/D转换器进行取样、量化和编码，编码后的数据存储到RAM中(写过程)，然后再将这些数字码从RAM中依次取出，经D/A转换使其包络重现为原始的输入模拟信号(读过程)。因为数字存储示波器采用了实时取样技术，所以既可观察重复的周期信号，也可以观察单次信号。数字存储示波器的最大特点是：可以存储和调用显示特定时刻信号，具有实时显示和存储两种工作模式。518.4 简易数字存储示波器简易数字存储示波器的系统设计方案简易数字存储示波器系统由信号调理电路、触发电路、A/D转换电路、D/A转换电路、X和Y

27、通道、控制器等部分组成。被测的输入信号，经过调理、采样、量化后存入数据存储器，然后在控制器的控制下，从存储器读出数据并转换为模拟信号，输入到普通示波器的Y通道；同时系统还需要产生对应的扫描信号，加入到通用示波器的X通道，将被测的输入信号在通用示波器的荧光屏上显示出来。控制器的设计包括单片机设计和可编程逻辑器件设计两部分。利用可编程逻辑器件完成对信号的采集和存储控制，承担底层控制；利用单片机实现对可编程逻辑器件及整个系统的管理，承担顶层控制和数据处理。528.4 简易数字存储示波器简易数字存储示波器的系统设计方案538.4 简易数字存储示波器图8.24 基于CPLD高速逻辑控制的简易数字存储示波

28、器的总体设计方案2.主要技术指标与设计参数计算主要技术指标最大采样速率 单位时间内完成一次完整A/D转换的最高次数称为仪器的最大采样速率(也称为最大数字化速率)，常以频率来表示。采样速率越高，说明仪器捕捉信号的能力越强。 采样速率主要由A/D转换速率来决定。采样速率通常用每秒的采样点即Sa/s(sample/second)来表示。在实际应用中，实时采样速率可根据被测信号所设定的扫描时间因数(T s/div)来推算，其推算公式为548.4 简易数字存储示波器f=N/T式中，N为每格的取样数；T为扫描时间因数(s/div)，即扫描一格所占用的时间。2.主要技术指标与设计参数计算主要技术指标存储带宽

29、B 存储带宽与取样速率密切相关，并取决于采集的方式：重复采集或单次采集。 重复采集是指利用等效时间取样技术(包括顺序取样)来测量快速的重复信号的采集方式，存储的波形是输入信号波形的多次重复取样的合成，这时的带宽称为模拟带宽或等效带宽。 而单次采集采用实时取样技术来测量信号，不论信号是重复的还是单次出现的，都只做一次采集，并以实时方式显示，所以能观察单次信号和缓慢变化的信号，这时的带宽又称为单次带宽或实时带宽。带宽既取决于最大采样速率，也取决于所采用的显示恢复技术。 558.4 简易数字存储示波器2.主要技术指标与设计参数计算主要技术指标存储带宽B 当采用光点显示时，需从存储器RAM中读出数据，

30、这时的取样密度(速率)表示为示波器屏幕X轴上显示的被测信号每格所对应的取样点数，记为“个/cm”或“个/div”。其最高带宽是奈奎斯特频率极限，它是最大数字化采样频率fs的1/2 。实际应用中，为保证显示波形的分辨率，往往要求增加更多的采样点，一般取N=410倍或更多，即存储带宽为 。 568.4 简易数字存储示波器2.主要技术指标与设计参数计算主要技术指标分辨率 分辨率是反映存储信号波形细节的综合特性，它包括垂直分辨率和水平分辨率。垂直分辨率与A/D转换器的分辨率相对应，常以屏幕每格的分级数来表示。示波管平面是一个二维平面，坐标刻度为 div，如果采用8位的A/D转换器(256级)，则仪器垂

31、直分辨率为32级/div，水平分辨率由存储器的存储容量来决定，如1K字的存储容量为1024个字，水平级数为1024，相当10位的分辨率。 因此，时间分辨率等于取样间隔，它可以根据使用情况调节，对存储的每一个波形来说，可以规定需要多少存储空位。 578.4 简易数字存储示波器2.主要技术指标与设计参数计算主要技术指标存储容量 存储容量又称为记录长度，它由采集存储器的最大存储容量来表示，常以字(Word)为单位。数字存储器常采用256, 512, 1K, 4K等容量的高速RAM存储器。 588.4 简易数字存储示波器2.主要技术指标与设计参数计算主要技术指标扫描时间因数S 扫描时间因数取决于来自A

32、/D转换器的数据写入获取存储器的速度及存储容量，而存储容量又称为存储长度，通常又定义为获取波形的取样点数组，用直接存放A/D转换后数据的存储单元数来表示。 扫描时间因数为相邻两个取样点的时间仰角(取样窗口)与每个取样点数的乘积.在A/D转换器速率相同的条件下，存储容量越大，则扫描时间因数也越大。 存储容量与水平分辨率在数值上有互为倒数的关系，存储容量的选取直接影响取样时间窗口的大小，时间窗口缩短会失去信号的重要部分，时间窗口增大会使水平分辨率降低。 598.4 简易数字存储示波器2.主要技术指标与设计参数计算设计参数的计算存储深度 存储深度即为记录长度，以M来表示，根据题目要求，其存储深度为2

33、0点/div10div=200点。采样速率fs与扫描时间因数S 608.4 简易数字存储示波器S /div20ms40ms100ms200ms500ms1ms2msfs /kHz1000500200100402010S /div5ms10ms20ms50ms100ms200msfs /kHz4210.40.20.1表8.3 扫描时间因数S与采样速率fs的关系对照表2.主要技术指标与设计参数计算设计参数的计算A/D芯片的选取 A/D芯片的位数取决于垂直分辨率，垂直分辨率指标一般是指仪器内部采用的A/D转换器在理想情况下进行量化的比特数。指标要求垂直分辨率为32级/div，示波器垂直满刻度为8格。

34、垂直方向上应该有328 = 256 = 28量化级，因此A/D转换器的位数不应该低于8位。 此外，从表8.3可知，A/D转换器的采样速率不应低于1MHz。 618.4 简易数字存储示波器2.主要技术指标与设计参数计算设计参数的计算程控放大器增益 程控增益放大器的放大倍数的要求应满足垂直灵敏度指标，同时兼顾系统输入信号和A/D输入信号幅值范围。 指标要求设置0.01V/div, 0.1V/div, 1V/div三挡垂直灵敏度，系统输入信号范围为-4V+4V；A/D输入信号幅度为0.62.6V(采用内部基准源)。当示波器满度显示时，被测信号的幅度Vin将分别是Vi1=1 V/div8 div =

35、8 V, Vi2=0.1 V/div8 div = 0.8 V, Vi3= 0.01 V/div8 div = 0.08 V。 综合以上指标，设置三挡放大倍数分别为0.25, 2.5和25。 628.4 简易数字存储示波器2.主要技术指标与设计参数计算设计参数的计算输入信号峰-峰值 输入信号的峰-峰值： 式中， 为波形数据最大值； 为波形数据最小值；A为垂直分辨率(V/div)。 638.4 简易数字存储示波器(8.14)2.主要技术指标与设计参数计算设计参数的计算垂直灵敏度误差 垂直灵敏度误差也称为垂直偏转因数误差，其计算公式为 式中，e为垂直灵敏度误差；V1为测量读数值(V)；V2为校准信

36、号每格电压值(V)；D为校准信号幅度(div)。 648.4 简易数字存储示波器(8.15)2.主要技术指标与设计参数计算设计参数的计算扫描误差 扫描误差是测量时间间隔的准确度，主要取决于定时信号的准确度及扫描电压的准确程度。 定时信号由时基信号分频获得，而时基信号产生于晶体振荡器，其稳定度为 以上，和题目要求的扫描误差小于5%相比，可以忽略不计。定时信号由时基信号经CPLD分频后获得，其误差在ns量级，也可忽略不计。而扫描电压由后向通道的D/A及输出电路产生，若选用8位D/A，其量化误差为 ，输出电路由于增益的非线性也使扫描电压产生误差，通常估计扫描电压误差小于2%。对于扫描误差，一般用标准

37、周期光脉冲进行校验，用示波器的Dt光标自动测量标准信号周期时间值与真值之间的百分比误差，即扫描误差。 658.4 简易数字存储示波器3.系统各模块电路设计前级信号处理电路设计 设计要求对两个被测信号同时进行显示，因此必须同时对两个被测信号进行采样、存储，可以采取交替方法或者双通道方法。交替方法采用一个高速率切换的模拟开关分别选通两路信号进入采样电路，两路波形数据存储在同一片存储器的奇、偶地址位，双踪显示时，先扫描奇数位，再扫描偶数位地址的数据，从而实现双踪显示。 668.4 简易数字存储示波器图8.25 前级信号处理电路的设计框图3.系统各模块电路设计(1) 前级信号处理电路设计 678.4

38、简易数字存储示波器图8.26 三挡程控增益放大电路3.系统各模块电路设计数据采集电路设计 系统设计采用实时采样技术，重复采集和单次采集具有相同的带宽。A/D转换器采用高速模数转换器TLC5510，该芯片内含S/H电路，最高采样速率为20MSa/s。 688.4 简易数字存储示波器图8.27 TLC5510的连接电路3.系统各模块电路设计CPLD高速逻辑控制电路设计 利用CPLD完成信号的采集和存储控制，电路由4个子模块组成：扫描时间因数控制器、触发功能控制器、写地址计数器和读地址计数器. 698.4 简易数字存储示波器图8.25 前级信号处理电路的设计框图3.系统各模块电路设计CPLD高速逻辑

39、控制电路设计扫描时间因数控制器 扫描时间因数控制器实际上就是一个时基分频器，用于控制A/D转换采样速率及存储器的写入速度。可采用稳定度较高的40MHz有源晶振，将其作为CPLD的时钟基准输入。由CPLD生成一个分频比可调的分频器，得到不同的采样时钟信号。这一模块除有源晶振需外接以外，其余部分均在CPLD中实现。触发功能控制器 在满足触发条件时，启动对被测信号进行采样，可实现单次触发、电平触发和连续触发功能。 708.4 简易数字存储示波器3.系统各模块电路设计CPLD高速逻辑控制电路设计写地址计数器 用来产生写地址信号，它由CPLD生成二进制的计数器，计数器的位数由存储长度来确定。写地址计数器

40、的计数频率与A/D转换器的采样时钟频率相同，其输出的写地址信号送至双口RAM的地址线。 读地址计数器 用来产生读地址信号，它由CPLD生成二进制的计数器，其输出的读地址信号将数据从双口RAM中读出。 718.4 简易数字存储示波器3.系统各模块电路设计双口RAM读写采样数据电路设计 728.4 简易数字存储示波器图8.29 双口RAM IDT7164连接图3.系统各模块电路设计触发电路设计 系统要求能实现单次触发、电平触发和连续触发功能。单次触发是指当仪器满足触发条件时仅产生一次(一个页面)采集、存储过程，然后连续显示；连续触发是指每当满足触发条件时就进行采集、存储和显示。单次触发存储显示方式

41、 每按动一次“单次触发”键，启动CPLD控制A/D开采样，取样200个点送RAM存储采样数据。读地址线循环读出此200点数据，连续送显示。 738.4 简易数字存储示波器3.系统各模块电路设计触发电路设计电平触发显示方式连续触发显示方式 连续触发方式下，只要满足触发条件，采集、存储、显示就不断进行。 748.4 简易数字存储示波器图8.30 电平触发原理图图8.31 电平触发电路3.系统各模块电路设计行列扫描电路的设计 D/A转换器和输出电路将存储的数字信号恢复为模拟信号，并输出到普通示波器的Y输入端，同时还要向通用示波器提供相应扫速和幅度的扫描电压，使被测信号按照原来的时间关系进行显示，并能

42、实现水平移动扩展显示要求，显示被测信号波形的任意部分。行扫描电路 CPLD内的地址累加器的输出控制数模转换器AD7523不断输出锯齿波，后级是一个加法电路，调节电位器，可以实现输出锯齿波的直流电平的迁移，达到调节显示器上显示波形左右位置平移的功能。 758.4 简易数字存储示波器3.系统各模块电路设计行列扫描电路的设计列扫描电路 由AD7532、电子模拟开关和电平调节电路构成列扫描电路。双口RAM右端的数据口输出数据送AD7532，后级设置两个电平叠加调节电路，调节电位器可以实现对CH1和CH2两个通道输出波形的上下平移。模拟开关MAX333A实现单双踪切换功能。 768.4 简易数字存储示波

43、器3.系统各模块电路设计行列扫描电路的设计 778.4 简易数字存储示波器 图8.32 行扫描电路图 图8.33 列扫描电路图3.系统各模块电路设计输出信号与模拟示波器的连接 显示采用模拟示波器的X-Y方式。 在X-Y方式下，示波器的垂直轴和水平轴的偏转电压由外部提供。屏幕上每一个位置都有对应的一个X-Y坐标。因此，只要提供波形的坐标数据，经D/A转换送至X, Y轴即可。显示时，地址计数器以固定的频率循环计数，地址信号直接送至行扫描D/A转换器，产生周期锯齿波，对应X轴偏转电压；双口RAM数据送至列扫描D/A转换器，对应Y轴偏转电压。 788.4 简易数字存储示波器4. 系统软件设计 798.

44、4 简易数字存储示波器图8.35 简易数字存储示波器的系统软件主程序流程图第8章简单测试仪器的设计与实现8.1 引 言8.2 数字电容测量仪8.3 数字工频多用表8.4 简易数字存储示波器808.6 本章小结8.5 简易逻辑分析仪设计1设计任务设计并制作一个8路数字信号发生器与简易逻辑分析仪。818.5 简易逻辑分析仪设计图8.36 8路数字信号发生器与简易逻辑分析仪结构框图2设计基本要求(1)制作数字信号发生器 能产生8路可预置的循环移位逻辑序列，输出信号为TTL电平，序列时钟频率为100Hz，并能够重复输出。(2)制作简易逻辑分析仪 具有采集8路逻辑信号的功能，并可设置单级触发字。信号采集

45、的触发条件为各路被测信号电平与触发字所设定的逻辑状态相同。在满足触发条件时，能对被测信号进行一次采集存储。 能利用模拟示波器清晰稳定地显示所采集到的8路信号波形，并显示触发点位置。 8位输入电路的输入阻抗大于50k，其逻辑信号门限电压可在0.254V范围内按16级变化，以适应各种输入信号的逻辑电平。 每通道的存储深度为20bit。828.5 简易逻辑分析仪设计3. 设计提高部分要求(1)能在示波器上显示可移动的时间标志线，并采用LED或其他方式显示时间标志线所对应时刻的8路输入信号逻辑状态。(2)简易逻辑分析仪应具备3级逻辑状态分析触发功能，即当连续依次捕捉到设定的3个触发字时，开始对被测信号

46、进行一次采集、存储和显示，并显示触发点位置。3级触发字可任意设定(例如，在8路信号中指定连续依次捕捉到两路信号11，01，00作为三级触发状态字)。(3) 触发位置可调(即可选择显示触发前、后所保存的逻辑状态字数)。(4)其他(如增加存储深度后分页显示等)。838.5 简易逻辑分析仪设计任务分析与方案论证理论分析和参数计算系统各个模块的设计与实现系统软件设计848.5 简易逻辑分析仪设计任务分析与方案论证 逻辑分析仪属于数据域测试仪。在数据域分析中，通常关注的不是每条信号线上电压的确切数值，而只需要知道信号线上的电压是处于低电平还是高电平，以及各信号相互配合在整体上表示什么意义。通常认为，数据

47、域分析是研究数据流、数据格式、设备结构和用状态空间概念表征的数字系统。858.5 简易逻辑分析仪设计图8.37 逻辑分析仪的原理框图任务分析与方案论证数据捕获部分包括信号输入、采样、数据存储、触发产生和时钟选择等。外部被测信号送到信号输入电路，与门限电平进行比较，通过比较器整形为符合逻辑分析仪内部逻辑电平的信号。采样电路在采样时钟控制下对信号进行采样，采样获得的数据流送到触发产生电路进行触发识别。根据数据捕获方式，在数据流中搜索特定的触发字，当搜索到符合条件的触发字时，产生触发信号。数据存储电路在触发信号的控制下进行相应的数据存储。数据捕获完成后，由显示控制电路将存储的数据以适当的方式(波形或

48、字符列表等)显示出来，以便对捕获的数据进行观察分析。时钟电路可以选择外时钟或内时钟作为系统的工作时钟。868.5 简易逻辑分析仪设计任务分析与方案论证 数字信号发生器要求序列时钟频率仅为100Hz，且负载能力要求也不高，由8路信号产生电路、循环移位寄存器、100Hz时钟产生电路和逻辑信号输出部分构成。简易逻辑分析仪由信号输入、RAM及其读写控制、波形显示等部分组成。系统设计可以采用以下两种方案实现。MCU方式。即采用MCS-51单片机作为系统核心，要求单片机完成基本的控制和分析处理,以及完成8路TTL电平数据的采集、存储和示波器的显示控制等。MCU+FPGA方式。单片机控制信号发生器，向FPG

49、A发出8位移位信号，利用键盘向FPGA送触发字，实现人机交互功能。利用FPGA实现逻辑判断、波形存储及波形显示控制等。878.5 简易逻辑分析仪设计2. 理论分析和参数计算（1）主要技术指标定时分析最大速率 逻辑定时分析仪(以下统称为逻辑分析仪)在工作时考察两个系统时钟之间数字信号的传输状态和时间关系。因此，逻辑分析仪内部有时钟发生器(采样时钟)，在内部时钟的控制下记录数据，与被测系统异步工作，这是逻辑分析仪的主要特点。为了提高测量准确度和分辨率，要求内部时钟频率远高于被测系统的时钟频率。 由此可看出，所谓的定时分析最大速率，是指逻辑分析仪工作在定时分析方式时的最大数据采集速率，它可以是实际的

50、采样时钟最高频率，也可以是等效采样速率。888.5 简易逻辑分析仪设计2. 理论分析和参数计算（1）主要技术指标通道数 通道数是指逻辑分析仪信号输入通道数量，它包括数据通道数量和时钟通道数量。通道越多，可同时观测的信号就越多。触发方式 逻辑分析仪的触发方式越多，其数据窗口定位就越灵活。一般有随机触发、通道触发、毛刺触发、字触发等基本方式，还有一些触发附加功能，如延迟触发、限定触发、组合触发、序列触发等。898.5 简易逻辑分析仪设计2. 理论分析和参数计算（1）主要技术指标输入门限变化范围 输入门限变化范围是指逻辑分析仪前端探头输入信号门限的可变范围。一般逻辑信号门限电压为 ，其变化范围越大，

51、则可测试的数字系统逻辑电平种类越多。存储深度 存储深度是指每个通道可以存储的数据位数，单位为比特通道，一般为几比特通道至几十比特通道。908.5 简易逻辑分析仪设计2. 理论分析和参数计算（2）设计参数计算定时分析数据采集速率 为能得到更高的清晰度，大多采用非同步方式，用高于几倍被测系统频率的时钟频率进行采样。如果采样速率较低，系统的测量分辨率也会跟着降低。 例如使用1MHz的时钟脉冲，则每个时钟的周期为1s；如果输入为比1s更窄的脉冲，则检出的概率很小。由于任务要求序列时钟频率为100Hz，字采集的间隔时间为10 ms ，因此这一指标的实现比较容易。918.5 简易逻辑分析仪设计2. 理论分

52、析和参数计算（2）设计参数计算存储深度 任务要求显示8路信号波形，每通道的存储深度为20比特通道，设每个页面的存储深度为M1，则 M1=820=160bit=20Byte 设按照扩展要求扩展存储页数为n页，设系统的存储深度为Mn，则 Mn=20n Byte 多级逻辑信号门限电压的设定 逻辑门限电压可在0.254V范围内按16级变化，即最低电压为0.25 V，最高电压为4 V。按16级变化，即其步长为0.25 V。因此，对应的16级门限电压为0.25 V，0.5 V， 3.75 V，4.00 V。 928.5 简易逻辑分析仪设计3.系统各个模块的设计与实现（1）数字信号发生器的设计 数字信号发生

53、器由8路信号产生电路、循环移位寄存器、100Hz时钟产生电路和逻辑信号输出部分构成。8路信号产生电路是通过8路拨动开关预置输入信号的状态。采用FPGA实现循环移位逻辑信号序列产生单元，该单元集成了循环移位寄存器、100Hz时钟产生电路和逻辑信号输出三部分。938.5 简易逻辑分析仪设计图8.38 数字信号发生器的原理框图3.系统各个模块的设计与实现（2）逻辑分析仪的设计信号输入调理部分 设计采用射极跟随器作为前向通道的输入电路，一方面可以达到高输入阻抗的要求；另一方面可以在被测信号源和所设计的逻辑分析仪之间起隔离作用。948.5 简易逻辑分析仪设计图8.39 前向通道的输入电路3.系统各个模块

54、的设计与实现（2）逻辑分析仪的设计信号输入调理部分 任务要求逻辑信号门限电压可在0.254V范围内按16级变化，设计采取由单片机控制8位D/A转换器DAC0832的数字量输入的方法来控制比较器的基准电压。 通过改变DAC0832输入的数字量，就可以实现门限电平很精确地在0.254V范围内按16级变化。958.5 简易逻辑分析仪设计图8.40 输入通道的参考硬件电路(8.16)3.系统各个模块的设计与实现（2）逻辑分析仪的设计触发电路部分 触发电路有3 种触发方式：序列触发、并行触发和直接触发。序列触发 设置几个按预定次序排列的触发字，只有被测的系统信号按同样的顺序先后满足所有的触发字时，才产生

55、触发信号。并行触发 设置几个按预定次序排列的触发字，只有当这几路信号同时满足所设的触发条件时，才产生触发信号。直接触发 当触发电路接收到一个脉冲信号时，就将它当做触发信号直接送给触发控制电路处理。968.5 简易逻辑分析仪设计3.系统各个模块的设计与实现（2）逻辑分析仪的设计触发电路部分 单级触发字触发 在正常时钟及数据流经过时，对采集的8路数据进行判断，如果与预先设定的值相符，则激活触发信号，对数据进行采集和存储，并记录触发点地址。 3级逻辑状态分析触发 此方式需要对数据流实时采集，并且保留在3级移位寄存器中，将移位寄存器中的3级数据按照单级触发的判断方式进行判断，并对所有的判断结果进行“与

56、”运算，最终产生触发使能信号，便可以得到3级触发。978.5 简易逻辑分析仪设计3.系统各个模块的设计与实现（2）逻辑分析仪的设计数据存储部分 所采集到的数据为一个字节，每一位的值代表相应路数的信息，在模拟示波器上显示时，需将8 路信号分离开来，因此存储数据时需先对其进行处理，即先将采集到的数据分离成8bit，然后将每个bit填成一个字节(例如，字节的高3位表示该bit所在的输入路数，第4位为该bit值，低4位填0)，这样即可直接将数据送显，无需再对数据进行处理。 数据存储可采用FPGA的内部RAM，分别存储8路数据，这样可在时钟信号的上升沿时将数据分别存入相应地址的RAM中。988.5 简易逻辑分析仪设计3.系统各个模块的设计与实现（2）逻辑分析仪的设计波形显示部分 依据示波器原理，若要真实显示被测信号的波形，则必须在Y通道输入被测信号的同时，在X通道输入一个随时间线性变化的电压，通常采用锯齿波电压。同时为了稳定显示波形，要求每个扫描周期所显示的信号波形在荧光屏上完全重合，即曲线形状相同，并在同一起始点。 可采用依次显示各列的方式，即横轴波形为锯齿波；纵轴依次显示第1路的第1个状态，第2路的第1个状态，第7路的第8个状态，第8路的第8个状态。若要较好地显示整个画面，则根据人眼的视觉