微机原理第5章存储器系统final-课件

1、第5章 存储器系统第一节 概述在现代计算机中，存储器是核心组成部分之一。因为有了它，计算机才具有“记忆”功能，才能把程序及数据的代码保存起来，才能使计算机系统脱离人的干预，而自动完成信息处理的功能。存储器的性能指标有：容量、速度和成本。容量：存储器系统的容量越大，表明其能够保存的信息量越多，相应计算机系统的功能越强；速度：一般情况下，相对于高速CPU，存储器的存取速度总要慢1-2个数量级；成本：存储器的位成本也是存储器的重要性能指标。从整体看，其速度接近高速缓存的速度，其容量接近辅助存储器的容量，而位成本接近廉价慢速辅存的平均价格。在计算机系统中常采用三级存储器结构内存储器（使用半导体存储器芯

2、片）Cache存储器主存储器(RAM和ROM)外存储器（软盘、硬盘、光盘）后备存储器（磁带、光盘）外存储器(辅助存储器)存储器分类 随着计算机系统结构的发展和器件的发展，存储器的种类日益繁多，分类的方法也有很多种。按构成存储器的器件和存储介质分类从理论上讲，只要有两个明显稳定的物理状态的器件和介质都能用来存储二进制信息。磁芯存储器 (硬盘)半导体存储器 (内存)光电存储器 (光盘)磁膜，磁泡存储器 (磁带)存储器2) 按存取方式分类RAM(Random Access Memory随机存取存储器)通过指令可以随机地、个别地对各个存储单元进行访问。访问所需时间基本固定，而与存储单元地址无关。计算机

3、的内存主要采用随机存储器。随机存储器多采用MOS(金属氧化物半导体)型半导体集成电路芯片制成。易失性。DRAM（动态随机存取存储器）SRAM（静态随机存取存储器）ROM（Read Only Memory只读存储器）只能读出不能写入的存储器，它通常用来存放固定不变的程序、汉字字型库、字符及图形符号等。由于它和RAM分享主存的地址空间，所以仍属于主存的一部分。Mask ROM（掩膜ROM）PROM（Programmable ROM）EPROM（Erasable Programmable ROM）Flash ROM（快擦除ROM，或闪速存储器）3) 按在计算机中的作用分类可分为主存(内存), 辅存(

4、外存), 缓冲存储器等。主存速度快，容量小，位价格较高；辅存速度慢，容量大，位价格低；缓冲存储器用在两个不同工作速度的部件之间, 在交换信息过程中起缓冲作用半导体存储器只 读存储器ROM随机存取存储器RAM静态随机存储器SRAM（高速）动态随机存储器DRAM（低速）掩膜ROM（Mask ROM）可编程ROM（PROM）可擦除PROM（EPROM）快擦除存储器（Flash ROM）（用于Cache） （用于主存储器）（BIOS存储器）主存储器RAMROM快擦型存储器辅助存储器缓冲存储器存储器双极型半导体存储器MOS存储器(动态, 静态)可编程只读存储器PROM可擦除可编程只读存储器 EPROM,

5、EEPROM掩膜型只读存储器MROM磁盘存储器磁带存储器光盘存储器一般使用DRAM芯片组成 存储容量 含义：指存储器所包含的存储单元的总数 单位：MB（1MB220字节）或GB（1GB230字节） 每个存储单元（一个字节）都有一个地址，CPU按地址对存储器进行访问 存取时间 含义：在存储器地址被选定后，存储器读出数据并送到CPU（或者是把CPU数据写入存储器）所需要的时间 单位：ns（1ns = 10-9秒）主存储器存储器体系结构在微型机系统中，存储器是很重要的组成部分，虽然存储器的种类很多，但它们在系统中的整体结构及读写的工作过程是基本相同的。一般情况下，一个存储器系统由以下几部分构成。1)

6、 基本存储单元一个基本存储单元可以存放一位二进制信息，其内部有两个稳定且互相对立的状态，并能够在外部对其状态进行识别和改变。双稳电路(高，低电平); 磁化单元(正向，反向)2) 存储体一个基本存储单元只能保存一位二进制信息，若要存放MN个二进制信息，就要用MN个基本存储单元，它们按一定的规则排列起来，这些由基本存储单元所构成的阵列称为存储体或存储矩阵。微机系统的内存是按字节组织的，每个字节由8个基本的存储单元构成，能存放8位二进制信息，CPU把这8位二进制信息作为一个整体来进行处理。3) 地址译码器由于存储器系统是由许多存储单元构成的，每个存储单元存放8位二进制信息，每个存储单元都用不同的地址

7、加以区分。CPU要对某个存储单元进行读/写操作，必须先通过地址总线，向存储器系统发出所需访问的存储单元的地址码。地址译码器的作用是用来接受CPU送来的地址信号,并对它们进行译码，选择与地址码相对应的存储单元，以便对该单元进行操作。地址译码有两种方式：单译码和双译码。内存储器结构与工作过程示意图00000000000000000000000000000001存储单元（8位）地址寄存器地址译码器地址总线读写控制电路数据总线控制总线10110111Write信号内存CBAY0Y1Y2Y3Y4Y5Y6Y7000111001010011100101110有n根地址线，最多可选通2n个地址单译码：适用于小

8、容量存储器，存储器线性排列，以字选择线来选择某个字的所有位，特点是译码输出线较多。当地址码有10根时，有2101024根输出线，分别控制1024条字选择线。双译码：存储器以矩阵的形式排列，将地址线分成两部分，对应的地址译码器也是两部分，即行译码器和列译码器，行译码器输出行地址选择信号，列译码器输出列地址选择信号，行列选择线交叉处即为选中的内存单元。其特点是译码输出线较少，适合于较大的存储器系统。地址译码电路译码器A5A4A3A2A1A06301存储单元64个单元行译码A2A1A0710列译码A3A4A501764个单元单译码双译码双译码可简化芯片设计主要采用的译码结构例:将n根地址线分成MN，

9、相应的存储单元为2M2N, 地址选择线共有2M+2N条, 大大小于2n条2M选择线2N选择线4) 片选与读写控制信号片选信号用以实现芯片的选择，对于一个芯片来说，只有片选信号有效，才能对其进行读写操作。应首先使芯片的片选信号有效(大地址)，才能选择其中的存储单元进行操作。读写控制信号用来实现对存储器中数据的流向的控制。12345输出地址地址选通读信号有效数据从内存输出数据上数据总线12345输出地址地址选通写信号有效数据进入内存数据从CPU上数据总线I/O电路位于系统数据总线与被选中的存储单元之间，用来控制信息的读出与写入，必要时，还可包含对I/O信号的驱动及放大处理功能。5) I/O电路6)

10、 集电极开路或三态输出缓冲器为了扩充存储器系统的容量，常常需要将几片RAM芯片的数据线并联使用或与双向的数据线相连，这就要用到集电极开路或三态缓冲器。7) 其他外围电路对不同类型的存储器系统，有时需要一些特殊的外围电路，如动态刷新电路等。第二节 读写存储器RAM在微机系统的工作过程中可以随时地对其中的各个存储单元进行读/写操作。一、 静态RAM1) 基本存储单元T1，T2控制管T3，T4负载管T1截止，A=1(高电平) T2导通，B=0(低电平)T1导通，A=0(低电平) T2截止，B=1(高电平)双稳电路写过程X译码线为高, T5, T6导通；Y译码线为高, T7, T8导通; 数据信号从两

11、边I/O输入, 使T1,T2分别导通或截止；T7, T8是公用的，不属于具体的存储单元。X, Y译码信号消失, 存储单元状态稳定保持读过程X译码线为高, T5, T6导通；Y译码线为高, T7, T8导通; 数据信号从A, B输出, 送至两边的I/O线上，驱动差动放大器，判断信号值；4) X, Y译码信号消失, 存储单元状态保持不变。2) 静态RAM存储芯片Intel2114Intel2114是一种1K4bit的静态存储芯片，其最基本的存储单元是六管存储电路。10位地址线，4位数据线。有1024个4bit的存储单元。4096个基本存储电路，排列形式为6464，存储单元的排列形式是6416，6根

12、地址线用于行译码，4根用于列译码，即每行中每4个基本存储电路是同一地址，但分别接不同的I/O线。CS为高电平，封锁与门，使输入输出缓冲器高阻，数据不能进行读写操作。CS为低电平，WR为高电平，读控制线有效，数据从存储器流向数据总线。读控制线写控制线CS为低电平，WR为低电平，写控制线有效，数据从数据总线流向存储器。Intel 2114引脚图A0-A9:地址信号,输入，选通1024个地址单元。I/O0-I/O3:数据信号,双向，每个地址单元4位二进制。：片选，低电平有效，有效时才能对芯片操作：读/写控制线，低电平时，数据由数据总线写入存储器；高电平时，数据由存储器输出至数据总线。二、 动态RAM

13、1) 基本存储单元由T1与C构成，当C充有电荷，存储单元为1，反之为0。依靠C的充放电原理来保存信息。写操作：字选线为高，T1导通，数据信息通过数据线进入存储单元；读操作：字选线为高，T1导通，C上的电荷输出到数据线上。电容C上的电荷会泄漏，所以要定时对存储单元进行刷新操作，补充电荷。字选线数据线分布电容2) 动态RAM存储芯片Intel2164AIntel2164A是一种64K1bit的动态存储芯片，其最基本的存储单元是单管存储电路。8位地址线，1位数据线。存储单元为641024个，应该有16根地址线选择唯一的存储单元，由于封装的限制，该芯片只有8位数据线引脚，所以16位地址信息分两次进行接

14、收，相应的分别有行选通和列选通加以协调，在芯片内部，还有8位地址锁存器对一次输入的8位地址进行保存。由于有8位行地址选择线，8位列地址选择线，所以存储体为256256，分成4个128128的存储阵列。每个存储阵列内的存储单元用7位行列地址唯一选择，再用剩下的1位行列地址控制I/O口进行4选1。1/128行、列译码器：分别用来接收7位的行、列地址，经译码后，从128128个存储单元中选择出一个确定的存储单元，以便进行读写操作。4个存储单元选中后，经过1位行列地址译码，通过I/O门选择1位输入输出。由列选通控制输出行、列时钟缓冲器：用以协调行、列地址的选通信号128读出放大器：与4个128128存

15、储阵列相对应，接收行地址选通的4128个存储单元的信息，经放大(刷新)后，再写回原存储单元。Intel2164A的外部结构A0-A7:地址信号，输入，分时接收CPU选送的行、列地址。DIN : 数据输入引脚DOUT:数据输出引脚：行地址选通，低电平有效，有效时表明芯片当前接收的是行地址。:读/写控制线, 低电平时, 写操作；高电平时, 读操作。：列地址选通，低电平有效，有效时表明芯片当前接收的是列地址。此时， 应为低电平。N/C: 未用引脚Intel2164A的工作方式和及其时序关系：读操作行地址领先于行选通先有效，行选通后将行地址锁存，然后列地址上地址线，列地址选通锁存。读写信号为高电平，控

16、制数据从存储单元输出到DOUT。写操作：对行、列选通信号要求不变。写信号先于列选通有效，写入的数据信息必须在列选通有效前送入DIN，且在列选通有效后，继续保持一段时间，才能保证数据能正确写入。读改写操作：在指令中，常常需要对指定单元的内容读出并修改后写回到原单元中，这种指令称为读改写指令。如： AND BX, AX ADD SI, BX为了加快操作速度，在动态存储器中专门设计了针对读改写指令的时序，遇到读改写指令，存储器自动用该时序进行操作。类似于读操作和写操作的结合，在行选通和列选通同时有效的情况下，写信号高电平，先读出，在CPU内修改后，写信号变低，再实现写入。刷新操作：由于存储单元中存储

17、信息的电容上的电荷会泄漏，所以要在一定的时间内，对存储单元进行刷新操作，补充电荷。芯片内部有4个128单元的读放大器，在进行刷新操作时，芯片只接收从地址总线上发来的低7位的行地址，1次从4个128128的存储矩阵中各选中一行，共4128个单元，分别将其所保存的信息输出到4个128单元的读放大器中，经放大后，再写回原存储单元，这样实现刷新操作。由列选通控制输出低7位高1位在刷新操作中，只有行选通起作用，即芯片只读取行地址，由于列选通控制输出缓冲器，所以在刷新时，数据不会送到输出数据线DOUT上。由行选通信号把刷新地址锁存进地址锁存器，则选中的4128个单元都读出和重写。列选通信号在刷新过程中无效

18、，所以数据不会输入与输出。第三节 只读存储器ROM掩膜ROM 掩膜ROM所保存的信息取决于制造工艺，一旦芯片制成后，用户是无法变更其结构的。这种存储单元中保存的信息，在电源消失后，也不会丢失，将永远保存下去。若地址信号为00，则选中第一条字线，该线输出为1，若有MOS管与其相连，该MOS管导通，对应的位线就输出为0，若没有管子与其相连，输出为1，所以，选中字线00后输出为0110。同理，字线01输出为0101。可编程序的ROM ：PROM如果用户需要写入程序，则要通过专门的PROM写入电路，产生足够大的电流把要写入“1”的那个存储位上的二极管击穿，就意味着写入了“1”。读出的操作同掩膜ROM。

19、这种存储器在出厂时，存储体中每条字线和位线的交叉处都是两个反向串联的二极管的PN结，字线与位线之间不导通，此时，意味着该存储器中所有的存储内容均为“0”。可擦除可编程序的ROM ：EPROM首先，栅极浮空，没有电荷，没有导电通道，漏源级之间不导电，表明存储单元保存的信息为“1”。如果在漏源级之间加上+25V的电压，漏源极被瞬间击穿，电子通过SiO2绝缘层注入到浮动栅，浮动栅内有大量的负电荷。当高电压去除后，由于浮动栅周围是SiO2绝缘层，负电荷无法泄漏，在N基体内感应出导电沟道。浮动栅表明相应的存储单元导通，这时存储单元所保存的信息为“0”。一般情况下，浮动栅上的电荷不会泄漏，并且在微机系统的

20、正常运行过程中，其信息只能读出而不能改写。如果要清除存储单元中所保存的信息，就必须将浮动栅内的负电荷释放掉。用一定波长的紫外光照射浮动栅，负电荷可以获得足够的能量摆脱SiO2的包围，以光电流的形式释放掉，这时，原来存储的信息也就不存在了。导电沟道浮动栅由这种存储单元所构成的ROM存储芯片，在其上方有一个石英玻璃的窗口，紫外线正是通过这个窗口来照射其内部电路而擦除信息的，一般擦除信息需用紫外线照射15-20分钟。EPROM芯片Intel 2716Intel 2716是一种2K8bit的EPROM存储器芯片，其最基本的存储单元就是带有浮动栅的MOS管，有11条地址线，8条数据线，地址信号采用双译码

21、的方式来寻址存储单元。相应的系列还有：Intel 2732(4K8), 2764(8K8), 27128(16K8) , 27512(64K8) 等。在微机系统中，该种类型的芯片是常用芯片，通常用来做程序存储器。x译码器：可以对7位行地址进行译码，共寻址128个单元y译码器：可以对4位列地址进行译码，共寻址16个单元16Kbit存储阵列：有128行，16列，每个存储单元有8个基本存储单元，各存储1位数据信息。128128bit存储阵列2KB存储单元Intel 2716的内部结构输出允许和片选和编程逻辑：用以实现片选和控制信息的读写；数据输出缓冲器：实现对输出数据的缓冲，选中地址的存储单元中的8

22、位数据并行输出。Intel 2716的外部结构A10-A0: 地址信号输入，可寻址211=2048(2K)个存储单元，每个存储单元内包括8个1bit基本存储单元；D0-D7: 双向数据信号输入输出，在常规电压(5V)下只能用作输出，在编程电压(25V)和满足一定的编程条件时可作为程序代码的输入端；：片选信号输入，低电平有效，只有片选端为低电平，才能对相应的芯片进行操作；：数据输出允许信号，输入，低电平有效，该信号有效时，开启输出数据缓冲器，允许数据信号输出。VCC: +5V电源，用于在一般情况下的读(程序)操作；VPP: +25V电源，用于在专用的装置上写操作，即在大电压的作用下将数据固化输入

23、到存储单元。速度较慢。在输入的过程中不断将数据读出进行校验。GND: 地Intel 2716的工作方式及操作时序1) 读方式这是EPROM的主要工作方式，在读操作的过程中，片选信号和输出允许信号要同时有效。2) 禁止方式片选信号为低电平，数据输出允许信号为高电平，禁止该芯片输出，数据线为高阻状态；3) 备用方式片选信号为高电平，芯片的功耗降低，数据输出端高阻；4) 写入方式片选信号为低电平，数据输出允许信号为高电平，VPP接25V，将地址码及该地址欲固化写入的数据分别送到地址线和数据线上，待信号稳定后，在片选端输入一宽度为50ms的正脉冲，即可写入一个存储单元的信息。5) 校验方式在编程过程中

24、，为了检查编程时写入的数据是否正确，通常在编程的过程中包含校验操作。在一个字节的编程完成后，电源接法不变，但数据输出允许信号为低电平，则同一单元的数据就在数据线上输出，这样就可与输入数据相比较，来校验编程的结果是否正确。电可擦除可编程ROM ( Electronic Erasible Programmable ROM ) EEPROM E2PROM原理与EPROM类似，当浮动栅上没有电荷时，漏源极不导电，数据信息为“1”，当浮动栅带上电荷，漏源极导通，数据信息为“0”。在第一级浮动栅上面增加了第二级浮动栅，当VG电压为正，电荷流向第一级浮动栅(编程)，当VG电压为负，电荷从浮动栅流向漏极(擦除

25、)，这个过程要求电流极小，可用普通电源(5V)供给VG。另外，EEPROM擦除可以按字节分别进行，即改写某一地址中的数据，字节的编程和擦除需10ms，可以进行在线编程写入。快擦型存储器(Flash Memory)快擦型存储器是不用电池供电的、高速耐用的非易失性半导体存储器，但价格较贵。快擦型存储器具有EEPROM的特点，又可在计算机内进行擦除和编程，它的读取时间与DRAM相似，而写时间与磁盘驱动器相当。快擦型存储器可代替EEPROM，在某些应用场合还可取代SRAM，尤其是对于需要配备电池后援的SRAM系统，使用快擦型存储器后可省去电池。快擦型存储器还可用于激光打印机、条形码阅读器、各种一起设备

26、易记计算机的外部设备中。第四节 存储器芯片扩展及其与CPU的连接1、存储器芯片扩展单个芯片不能满足字长(单个存储单元的位数)或存储单元个数的要求时，需要多个芯片组合以满足要求。位扩展字扩展。位扩充2114（1）A9-A0I/O4-I/O1片选D3-D0D7-D4A9-A02114（2）A9-A0I/O4-I/O1CECE地址线对应相连片选端对应相连数据线单独引出地址扩充（字扩充）片选端D7D0A19A10A9A0（2）A9A0D7D0CE（1）A9A0D7D0CE译码器00000000010000000000地址线对应相连数据线对应相连片选信号单独引出2、 存储器芯片与CPU的连接CPU对存储

27、器进行读写操作，首先要由地址总线给出存储器的存储单元的地址信号，再由CPU发出相应的读写信号，最后才能在数据总线上进行信息交流，因此，连接有三部分：地址线的连接；数据线的连接；控制线的连接。在连接中考虑的问题：1) CPU总线的负载能力一般输出线的直流负载能力为带一个TTL负载，故在小型系统中，CPU可以直接与存储器相连，而在较大的系统中，一般需要连接缓冲器做中介。2) CPU的时序和存储器的存取速度的配合问题考虑CPU和存储器的读写速度，必要时需设计电路使CPU加上固定的延时周期TW 。3) 存储器的地址分配和片选问题在一个大型的系统中，存储器往往要由多片存储器芯片组成，要通过片选信号来合理

28、设置每一片存储器芯片地址。4) 控制信号的连接不同的存储器芯片控制信号的定义各不相同，正确连接控制信号才能正确启动读写周期，使存储器正常工作。常用的控制信号有RD, WR, WAIT等。3、 存储芯片片选端的译码存储系统常需利用多个存储芯片扩充容量也就是扩充了存储器地址范围进行“地址扩充”，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现这种扩充简称为“地址扩充”或“字扩充”(1) 片选端常有效A19A15A14A0 全0全1D7D027256EPROMA14A0CE令芯片（组）的片选端常有效，不与系统的高位地址线发生联

29、系芯片（组）总处在被选中的状态虽简单易行、但无法再进行地址扩充，扩展时会出现“地址重复”(2) 译码和译码器译码：将某个特定的“编码输入” 翻译为唯一“有效输出的过程译码电路可以使用门电路组合逻辑译码电路更多的是采用集成译码器常用的2:4译码器：74LS139常用的3:8译码器：74LS138常用的4:16译码器：74LS154门电路译码A1A0F0 F1 F2 F3A19A18A17A16A15（b）（a）A0Y0Y1Y(2) 译码和译码器译码器74LS13812345678910111213141516ABCE3Y7GNDY6Y5Y4Y3Y2Y1Y0Vcc74LS138引脚图E1E2Y0Y

30、1Y2Y3Y4Y5Y6Y7E3E2E1CBA74LS138原理图(2) 译码和译码器74LS138连接示例E3E2E1CBAY0Y1Y2Y3Y4Y5Y6Y774LS1385VA19A18A17A16A15(2) 译码和译码器74LS138功能表片选输入编码输入输出E3 E2 E1C B AY7 Y01 0 00 0 011111110（仅Y0*有效）0 0 111111101（仅Y1*有效）0 1 011111011（仅Y2*有效）0 1 111110111（仅Y3*有效）1 0 011101111（仅Y4*有效）1 0 111011111（仅Y5*有效）1 1 010111111（仅Y6*有

31、效）1 1 101111111（仅Y7*有效）非上述情况11111111（全无效）(2) 译码和译码器 全译码所有的系统地址线均参与对存储单元的译码寻址包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码）采用全译码，每个存储单元的地址都是唯一的，不存在地址重复译码电路可能比较复杂、连线也较多全译码示例A15 A14A13A16CBAE3138 2764A19A18A17A12-A0CEY6E2E1IO/M1C000H1DFFFH全0全10 0 0 1 1 1 00 0 0 1 1 1 0地址范围A12-A0A19A18A17A16A15A14 A1

32、3或门 1 1 1 1 0 0 0 Y16 F000H-FFFFH A15 A14 A13 A 12 A11 A10-A0 地 址范围 0 0 0 0 0 0 0 Y1 0000H-0FFFH 0 0 0 1 0 0 0 Y2 1000H-1FFFH 0 0 1 0 0 0 0 Y3 2000H-2FFFH 1 1 0 1 0 0 0 Y14 D000H-DFFFH 1 1 1 0 0 0 0 Y15 E000H-EFFFH 存储器16地址范围存储器1地址范围存储器2地址范围存储器3地址范围存储器15地址范围 部分译码只有部分（高位）地址线参与对存储芯片的译码每个存储单元将对应多个地址（地址重

33、叠），需要选取一个可用地址可简化译码电路的设计，但系统的部分地址空间将被浪费，且地址空间不连续。部分译码示例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19 A15A14 A12A11A0一个可用地址123410101010000001010011全0全1全0全1全0全1全0全120000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH 例：用8片Intel6116(2K8)组成16K8位的存储器系统。求每块芯片的地址范围。2KB (1

34、)2KB (2)2KB (8)译码器CSCSCSY0Y1Y7A0-A10地址总线数据总线D0-D7A15-A11中任三根.(3) 线选译码只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组），虽构成简单，但地址空间严重浪费必然会出现地址重叠 一个存储单元会对应多个地址地址空间不连续线选译码示例A14A12A0A13(1)2764(2)2764 CECEA19- A15A14 A13A12-A0一个可用地址121 00 1全0-全1全0-全104000H-05FFFH02000H-03FFFH切记： A14 A1300的情况不能出现00000H-01FFFH的地址不可使用例：用5片

35、Intel6116(2K8)组成10K8位的存储器系统。求每块芯片的地址范围。RAM2KBRAM2KBRAM2KBCSCSCSCSCSA11A12A13A14A15D0-D7A0-A10数据总线地址总线（3）（4）（5）RAM2KBRAM2KB（1）（2）线选法存储器1地址范围 1 1 1 1 0 0 0 F000H 1 1 1 0 1 1 1 EFFFH 1 1 0 1 1 1 1 CFFFH 1 1 1 0 1 0 0 E800H 1 1 0 1 1 0 0 C800H 1 0 1 1 1 0 0 B800H 1 0 1 1 1 1 1 BFFFHA15 A14 A13 A 12 A11

36、A10-A0 地 址范围 0 1 1 1 1 0 0 7800H 0 1 1 1 1 1 1 7FFFH 1 1 1 1 0 1 1 F7FFH存储器2地址范围存储器3地址范围存储器4地址范围存储器5地址范围线选法A19 A18 A17 A16 A15 A14 A13 A 12 A11 A10-A0 地 址范围 ? 0 1 1 1 1 0 0 ?7800H? 0 1 1 1 1 1 1 ?7FFFH ? 1 0 1 1 1 0 0 ?B800H ? 1 0 1 1 1 1 1 ?BFFFH ? 1 1 0 1 1 0 0 ?C800H ? 1 1 0 1 1 1 1 ?CFFFH ? 1 1

37、1 0 1 0 0 ?E800H ? 1 1 1 0 1 1 1 ?EFFFH ? 1 1 1 1 0 0 0 ?F000H ? 1 1 1 1 0 1 1 ?F7FFH例：用256*4的片子组成1k*8的存储器 。需 8 个芯片,地址线需10根;数据线需8 根 控制线 WR图 用2564位的芯片组成1K8 RAM的方框图A8A9A0A7D0D7地址线数据线A0 CE 4 I/OA0 CE 32564A7 I/OA0 CE 6 I/OA0 CE 52564A7 I/OA0 CE 8 I/OA0 CE 72564A7 I/OA0 CE 2 I/OA0 CE 12564A7 I/O译码器4、 存储

38、器芯片的扩展1) 存储器芯片的位扩充如果CPU的数据线为8位，而存储器的一个存储单元中只有4bit数据，这时，就要用两片这样的存储芯片通过位扩充的方式满足CPU系统的要求。例：用1K4的2114芯片构成1K8的存储器系统分析：1K4有10根地址线，4根数据线，而要求的存储器系统1K8需要有10根地址线，8根数据线，所以，用2片2114组成，其地址线一一对应接在一起，数据线则分高4位低4位分别接在系统的数据线上，2片2114地址一样。第1步：将存储器芯片的10根地址线连接在一起，并与CPU的低位地址一一相连。第2步：将1号芯片的4位数据线与CPU的低4位连接，将2号芯片的4位数据线与CPU的高4

39、位连接，形成8位数据线第3步：将1号芯片和2号芯片的读写控制线相连，并与CPU的WR(写有效)相连。存储器地址分配片1与片2的地址是一样的，对CPU来说，当A10,A11均为0时，Y0有效，即片选有效，选中这两片存储器。地址码地址范围A15A12A11A10A9A8A0000000000H000010001H0011103FFH第4步：用CPU的高端地址译码产生片选信号，同时，用CPU的M/IO信号控制译码器输出，只有当执行读写存储器的指令时片选才有效。2) 存储器芯片的字扩充存储器芯片内每个存储单元的位数满足存储器数据线的要求，但每个芯片的容量不够，这时，也需要多片芯片连接，合成一个大的存储

40、系统。例：用2K8的2716组成8K8的存储器系统。分析：2K8有11根地址线，8根数据线，而要求的存储器系统8K8需要有13根地址线，8根数据线，所以，用4片2716组成，其低位地址线、数据线一一对应接在一起，而CPU的高2位地址作为译码器的输入信号，译码器输出4位线分别连接4个芯片的片选端，使4个芯片的地址范围不重复。第1步：将存储器芯片的11根地址线连接在一起，并与CPU的低11位地址一一相连；将存储器的8位数据线一一相连，并与CPU的数据总线连接在一起。第2步：将存储器芯片的读允许OE线连接在一起，并与CPU的读控制线RD相连；第3步：将CPU的2根高位地址线经过译码产生4种输出分别控

41、制4片2716的片选端，使其分占不同的存储空间；同时用CPU的M/IO信号控制译码器输出，只有当进行存储器操作时，选中的地址空间才有效。存储器地址分配存储器的地址线一致，所不同的只有片选端。A12,A11A10A9A8,A7A6A5A4,A3A2A1A02716(1)00000000000000000H000000000010001H000000000100002H1111111111007FEH1111111111107FFHA12,A11A10A9A8,A7A6A5A4,A3A2A1A02716(2)01000000000000800H000000000010801H00000000010

42、0802H111111111100FFEH111111111110FFFHA12,A11A10A9A8,A7A6A5A4,A3A2A1A02716(3)10000000000001000H000000000011001H000000000101002H1111111111017FEH1111111111117FFHA12,A11A10A9A8,A7A6A5A4,A3A2A1A02716(4)11000000000001800H000000000011801H000000000101802H111111111101FFEH111111111111FFFH总结：存储器地址范围2716(1)0000H-07FFH2716(2)0800H-0FFFH2716(3)1000H-17FFH2716(4)1800H-1FFFH每一片的地址范围是2K，地址低11位完全一致，片选的不同高位地址不同，从而分占不同的地