实验三 处理器核心电路的设计及验证资料

1、1实验三 处理器核心电路的设计(shj)及验证数字系统(xtng)EDA技术实验指导学时数： 8学时共二十五页2进一步掌握Altera DE2-115开发平台的使用；掌握Quartus软件设计流程(lichng)；掌握一个处理器核心电路的基本结构及设计方法；掌握状态机的设计方法；进一步掌握如何编写testBench，并利用Modelsim进行仿真。实验(shyn)目的共二十五页实验(shyn)内容利用层次化的设计(shj)方法使用VHDL语言设计一个简单的处理器；设计一个应用程序用于验证所设计的处理器的功能3共二十五页实验原理(yunl)-处理器的基本部件48个数据(shj)寄存器1个用于累加

2、的寄存器1个运算部件ALU指令寄存器IR控制单元，使用状态机进行设计多路选择器数据存入寄存器共二十五页实验(shyn)原理IR寄存器IR寄存器可以使用9位表示。如IIIXXXYYY其中III表示指令，XXX代表Rx寄存器，YYY代表Ry寄存器。IR必须连接(linji)到16位数据输入脚上(可以是低9位或高9位)。对于mvi指令，YYY域不用，立即数#D在mvi指令存入IR寄存器后下一个时钟周期由16位数据输入口送入。5共二十五页实验(shyn)原理-处理器的操作6操作所完成的功能IR寄存器mv Rx, RyRx - Ry000 Rn Rm mvi Rx, #DRx - #D001 Rn No

3、nadd Rx, RyRx - Rx + Ry010 Rn Rmsub Rx, RyRx - Rx - Ry011 Rn Rm注： n和m为07，表示R0R7相应(xingyng)的寄存器 Non表示该字段无用共二十五页实验原理-处理器的操作(cozu)举例若IR寄存器值为 000 001 100 则表示执行mv R1, R4若IR寄存器值为 001 011 000 则表示执行mvi R3, #D #D 的值会在下一个时钟周期通过数据(shj)输入口送至处理器的内部总线上。若IR寄存器值为 010 111 010 则表示执行add R7, R2若IR寄存器值为 011 101 110 则表示执

4、行sub R5, R67共二十五页实验(shyn)原理-指令的操作时序8T0T1T2T3mv从IR中取指令完成移位操作mvi从IR中取指令完成移位操作add从IR中取指令将Rx值存入寄存器A内将Ry值送至总线上完成加法操作并将G值送入Rx寄存器内sub从IR中取指令将Rx值存入寄存器A内将Ry值送至总线上完成减法操作并将G值送入Rx寄存器内共二十五页实验(shyn)步骤整个实验分两部分完成：处理器代码的编写及其仿真；利用开发板的资源，编写顶层(dn cn)测试模块的程序编写，并在开发板上完成功能测试。9共二十五页实验步骤-处理器代码(di m)的编写及其仿真为处理器代码(di m)创建一个Qu

5、artus项目；根据处理器的功能要求编写VHDL文件并完成综合（可参考实验指导书中的程序编写指南）；编写功能仿真测试代码，并利用ModelSim对程序进行仿真。10共二十五页代码(di m)仿真功能完成下面五条指令(zhlng)mvi R(n), #D1mvi R(n+5), #D2mv R(n+1), R(n+5)add R(n), R(n+5)sub R(n), R(n+1)其中n为学号的最后一位数字模8后的值，D1为学号的高4位数字， D2为学号的低4位数字，4位数当作16进制数，若学号中有非数字，则用0表示。11例： 学号2012029040114则： D1为2012，D2为0114

6、n为4。对应的五条指令为：mvi R(4), 0 x2012mvi R(2), 0 x0114mv R(5), R(2)add R(4), R(2)sub R(4), R(5)共二十五页实验(shyn)步骤-完成顶层测试模块的编写及验证12整个顶层(dn cn)测试模块结构框图（参考）待验证模块可参考处理器核模块的仿真测试代码的数据产生方法参考实验2共二十五页去抖动(dudng)处理按键一般都是机械弹性开关，按下时闭合，松开后自动断开。在操作时，触点闭合和开启的瞬间会出现电压抖动，为保证按键识别的准确性，必须进行去抖动处理(chl)。去抖动本质上是一个低通滤波器。设计原理：消除前沿和后沿的抖动

7、毛刺，提取稳定的按键信息。设计方法：对一个按键信号，对它进行取样，如果连续n次取样都是低电平或高电平，才认为信号处于稳定状态。13共二十五页去抖动(dudng)实现具体实现方法有很多，可以使用计数器或状态机进行设计(shj)，下面举一例供参考。如用计数器，可以检测按键信号，若检测到电平跳变则开始计数，计数值达到n后，则输出电平跳变后的值，同时计数器清零，重新检测按键信号的跳变。14共二十五页边沿(binyn)检测边沿检测即检测按键输入信号的边沿，当输入信号出现上升沿或下降沿，亦或出现跳变（包括两个沿）就输出一个高电平。输出的高电平维持时钟的一个周期(zhuq)可作为后端电路的使能信号；并且该信

8、号和时钟是同步的。实际边沿信号可以延迟1个时钟周期出现，这与实现的电路有关。设计时需要依据实际情况控制好时序。15共二十五页顶层测试(csh)模块的基本设计思路使用(shyng)开发板的开关SW0或按键作为处理器的激励信号，测试模块内每当检测到1次SW0的跳变，表示一次数据输入，数据由测试模块内部产生，每次产生的数据根据处理器内核的仿真程序设计的数据，依次产生所需要的数据。在测试模块内部根据输入状态产生Run信号，完成一条指令后点亮一个LED灯，共有五条指令因此全部完成需要依次点亮5个指示灯。具体采用哪几个指示灯可自行选择。16共二十五页顶层(dn cn)测试模块的基本设计思路（续）处理器核中

9、的数据总线procBus分4组（每组对应总线的4位），依次送至4个7段译码器上显示每次操作后的值。比如第1条指令(zhlng)mvi R1，X1234，当处理完后，4个7段译码器上应该依次显示1234。开发板的时钟输入频率是50MHz，在编写测试模块时，不能直接使用该频率作为处理器核的时钟频率，需要先分频到一个较小的频率上，如1MHz17共二十五页顶层(dn cn)测试模块操作步骤为顶层测试(csh)模块创建一个新的Quartus项目（注意本项目名不能和内核的项目名重名）为顶层测试模块编写VHDL代码，处理器核模块用元件例化调用；综合顶层代码并根据开发板的管脚连接进行管脚分配，并再次综合；将顶

10、层测试代码下载到开发板上进行功能测试。18共二十五页实验报告要求(yoqi)处理器的实现代码及仿真用的测试代码，顶层测试模块的代码；给出处理器代码的综合结果，主要包括所用的资源(zyun)情况;给出ModelSim仿真结果并用文字描述仿真结果的正确性;给出最终顶层测试程序在开发板上的测试结果。实验结果的照片至少能反映几个主要操作指令执行后的结果。总结19共二十五页实验(shyn)结果- mvi R1, #0 x123420共二十五页实验(shyn)结果- mvi R6, #0 x567821共二十五页实验(shyn)结果-mv R2, R122共二十五页实验(shyn)结果- add R1, R623共二十五页实验(shyn)结果-sub R6, R224共二十五页内容摘要1。IR必须连接到16位数据输入脚上(可以是低9位或高9位)。001 Rn Non。则表示执行(zhxng)mvi R3, #D。#D 的值会在下一个时钟周期通过数据输入口送至处理器的内部总线上。则表示执行(zhxng)sub R5, R6。根据处理器的功能要求编写VHDL文件并完成综合（可参考实验指