知识点整理计算机组成原理

1、一、系统概述一计算机开展历程二计算机系统层次结构1.计算机硬件的根本组成2.计算机软件的分类3.计算机的工作过程三性能指标吞吐量对网络、设备、端口、虚电路或其他设施，单位时间内成功地传送数据的数量(以比特、字节、分组等测量)。响应时间CPU时钟周期Clock Cycle：又称节拍没冲或T周期，是处理操作的最根本单位，是计算机中最根本的、最小的时间单位。主频的倒数主频: 即CPU内核工作的时钟频率CPU Clock Speed。CPU的主频表示在CPU内数字脉冲信号震荡的速度，与CPU实际的运算能力并没有直接关系。CPI Clock cycle Per Instruction表示每条计算机指令执

2、行所需的时钟周期。CPU执行时间MIPS(Million Instruction per second)每秒执行百万条指令某机器每秒执行300万条指令，那么记作3 MIPSMFLOPS (Million Floationg-point Operations per Second，每秒百万个浮点操作)衡量计算机系统的主要技术指标之一。 对于一给定的程序，MFLOPS的定义为：MFLOPS=操作浮点数/执行时间*10E610E6位10的6次方。指令周期：执行一条指令所需要的时间，一般由假设干个机器周期组成，是从取指令、分析指令到执行完所需的全部时间。机器周期：又称cpu周期在计算机中，为了便于管理

3、，常把一条指令的执行过程划分为假设干个阶段，每一阶段完成一项工作。例如，取指令、存储器读、存储器写等，这每一项工作称为一个根本操作。完成一个根本操作所需要的时间称为机器周期。通常用内存中读取一个指令字的最短时间来规定因而又称总线周期在电子技术中，脉冲信号是一个按一定电压幅度，一定时间间隔连续发出的脉冲信号。脉冲信号之间的时间间隔称为周期；而将在单位时间如1秒内所产生的脉冲个数称为频率。频率是描述周期性循环信号包括脉冲信号在单位时间内所出现的脉冲数量多少的计量名称；频率的标准计量单位是Hz赫。二、数据的表示和运算一数制与编码1.进位计数制及其相互转换2.真值和机器数真值: 带+-符号的数机器数:

4、 符号数字化的数编码方式正数表示负数表示原码同原同补码同原逐位求反加一反码同逐位求反移码根补码差一个符号位补码比原码反码多表示一个负数码4.字符与字符串5.校验码二定点数的表示和运算1.表示定点数的表示定点小数表示范围: 定点小数运算的过程中存在着上溢和下溢.定点整数表示范围定点整数运算的过程中存在着上溢而不存在下溢.无符号数的表示有符号数的表示2.运算定点数的位移运算无符号数的移位逻辑移位左移:高位移出,低位填零右移:低位移出高位填零有符号数的移位算术移位码制填补代码正数原码、补码、反码0负数原码0补码左移添0右移填1反码都填1加减乘除运算原码定点数的加/减运算补码定点数的加/减运算定点数的

5、乘/除运算原码定点数的乘法运算补码定点数的乘法运算每次根据乘数最后两位的差值来判断如何运算原码定点数的除法运算商符另计算恢复余数法第一次进行减除数操作如果余数小于0,那么商上0,加除数(恢复余数)进行左移一位.如果余数大于0,那么商上1,并尾数直接进行左移.下次减除数.最后根据计算中的左移位数,判断出余数的右移位数.不恢复余数法(加减交替法)补码定点数的除法运算加减交替法(符号位和数值局部一起参加运算)溢出概念和判别方法三浮点数的表示和运算1.浮点数的表示；浮点数的表示范围；IEEE754标准float大小为4字节，即32位，内存中的存储方式如下： 符号位1 bit 指数8 bit 尾数23

6、bit float 有效数字是6-7位 取值范围 -3.4*10(-38)3.4*10(38) double大小为8字节，即64位，内存布局如下： 符号位1 bit 指数11 bit 尾数52 bit double有效数字是15-16位 取值范围 -1.7*10(-308)1.7*10(308)2.浮点数的加/减运算有关概念:/*s0时补码规格化形式为s补。*/*s0为补码且s=-0.5时规定-0.5不是规格化数*/补码的规格化数 是首位非符号位与符号位 相异 那么为规格化数。因为补码负数，0为有效位，1为无效位，而原码负数，1为有效位，0为无效位，故补码负数跟原码负数规格化形式不同。注：有效

7、位即为代表数值的位。左右规时，需要左规，左规一位，阶码减一*/*右规：当尾数出现01.或10.时，表示尾数溢出，可通过右规处理，右移一位，阶码加一*/定点运算中溢出不允许但浮点运算中溢出允许。可通过右规处理，只是影响精度左右规移位与算数移位不一样浮点数阶码真值加127不加128的原因因为当阶码e为全0且尾数M也为全0时，表示的真值x为零，结合符号位S为0或1，有正零和负零之分。当阶码e为全1且尾数M为全0时，表示的真值x为无穷大，结合符号位S为0或1，也有正无穷和负无穷之分。这样的32位浮点数表示中，要除去e用全0和全1255表示零和无穷大的特殊情况，指数的偏移值不选12810000000，而

8、选12701111111。对于规格化浮点数，e的范围变为1到254，真正的指数值E那么为-126到+127。四算术逻辑单元ALU硬件结构:一位全加器:xi yi 为相加数第i位。Ci-1表示低位进位信号Si第i位的和。Ci为i位产生的进位。1.串行加法器和并行加法器串行加法器只用一位全加器来实现两个数的相加运算。从低位到高位逐位运算优点：本钱低缺点：速度慢并行加法器串行进位、并行加法原理:并行进位、并行加法组内并行、组间串行双重分组快速进位链：组内与组间并行，大组间串行2.算术逻辑单元ALU的功能和机构三、存储器层次机构一存储器的分类按存储介质分半导体存储器 (双极型: 耗电量大,低集成 Mo

9、s) 优点: 体积小、功能低、存取时间短缺点: 电源消失时所存储信息也丧失磁外表存储器优点: 非易失性磁芯存储器优点: 非易失性缺点: 体积大、工艺复杂、功耗大光盘存储器优点: 记录密度高,耐用、可靠性高、可互换性强按存取方式分1) 随机存储器RAM(可读写)任何一个存储单元可随机存取,存取时间与存储单元物理位置无关.SRAM、DRAM2) 只读存储器ROM(可读写)存固定不变的程序 3) 串行访问存储器按在计算机中的作用分主存储器(与cpu直接交换信息)RAM: SRAM触发器 DRAM 电容ROM: MROM不可编程 PROM一次编程屡次编成: EPROM紫外线擦洗 EEPROM电擦洗快擦

10、型存储器Flash Memory 辅助存储器: 磁盘、磁带、光盘缓冲存储器缓冲存储器二存储器的层次化结构 CPU缓存 主存辅存这种层次化结构设计的依据为程序访问的局部性缓存-主存层次的速度接近于缓存,高于主存,容量和位价接近于主存.主存-辅存层次的速度接近于主存,容量接近于辅存三半导体随机存取存储器存储器的工作原理存储器的工作原理四只读存储器五主存储器与CPU的连接步骤:首先分析系统区和用户区范围如果对系统程序区或用户程序区进行分解时寻址范围小的靠前.这样,设计片选逻辑时方便设计片选逻辑没给出译码器的首先找出各片中最小容量的,以它为标准找出片选位/*ROM的线接地*/*CPU的地址线不能空*/

11、给出译码器. 特别注意CPU地址线高位值与译码器配对. 为低电平.六双口RAM和多模块存储器七高速缓冲存储器Cache1.程序访问的局部的根本工作原理一些性能指标：Cache命中率：Cache主存系统的平均访问时间 访问效率 和主存之间的映射方式全相连映射方式主要特点可使主存的一个块拷贝到cache中的任意一行上.地址形式:主存字块标记 m=t+c位主存块内地址 b位m为主存字块标记m=主存位数-b将主存中一个块的地址(块号)与块的内容(字)一起存于cache的行中,其中块地址存于cache行的标记局部中.硬件实现:全部标记用一个相连存储器来实现,全部数据用普通RAM来实现.缺点是比拟器电路多

12、,难于实现.检索过程: = 1 * GB3 CPU访存指令指定一个内存地址 = 2 * GB3 指令中的块号与cache中所有行的标记同时在比拟器中进行比拟.如果块号命中:那么按主存块内地址从cache中读取一个字.如果块号未命中:那么按内存地址从主存中读取这个字.直接映射方式主要特点:一个主存块只能拷贝到cache的一个特定行位置上去.地址形式:Cache的行号i和主存的块号j有如下函数关系.i=j mod m m为cache中的总行数主存字块标记 t位Cache字块地址 行号c位字块(行)内地址 b位t为字块标记,t=m-cb为块内地址位数 由块大小得知m为主存地址,m=主存地址位数b m

13、=t+cc为catch字块地址,由cache块数决定检索过程: = 1 * GB3 CPU访存指令指定一个内存地址 = 2 * GB3 用c位行号找到cache中的此一行. = 3 * GB3 内存地址中的t位标记与此行的标记在比拟器中比拟如果相符即命中,用主存地址中最后b位(块内地址) 读取所需求的字. 如果不符,那么未命中,由主存读取所的要求字.缺点: 每个主存块只有一个固定的行位置可存放产生冲突频繁换入换出效率下降优点:硬件简单组相连映射方式主要特点:主存块存放到哪个组是固定的,至于存到该组哪一行是灵活的.地址形式:Cache分成u组,每组v行。m=u*v m为cache中的总行数组号q

14、=j mod u j为主存块号S位块号分成两局部：低序的d位用于表示cache组号。高序的s-d位作为标记。主存字块标记(tag) s-d位组号 d位字号(由块大小决定)注:唐朔飞老师书里的组内块号位并入tag里了可由块大小行大小和编址方法字还是字节找出字号位数由cache容量和块大小确定cache共有几行及行号位数。根据组内块数或几路相连来确定组内块号位数。组号位数=行号位数组内块号位数组内块号位数并入tag里Tag=主存地址位数cache地址位数+组内块号位数。检索过程: = 1 * GB3 CPU访存指令指定一个内存地址 = 2 * GB3 用内存地址中块号位的低d位(即组号)找到相应组

15、 = 3 * GB3 内存地址中块号域的高s-d位(即tag)与该组所有行的标记同 时进行比拟. = 4 * GB3 如果某一行命中(相符),那么用w位字号(块内地址)找到具体字. 如果未命中,此时按内存地址访问主存.中主存块的替换算法写策略八虚拟存储器1.虚拟存储器的根本概念2.页式虚拟存储器3.段式虚拟存储器4.段页式虚拟存储器快表四、指令系统一指令格式1.指令的根本格式2.定长操作码指令格式3.扩展操作码指令格式二指令的寻址方式1.有效地址的概念2.数据寻址和指令寻址3.常见寻址方式三CISC和RISC的根本概念五、中央处理器CPU一CPU的功能和根本结构cpu的功能取指令分析指令分析指

16、令完成什么操作,即控制器需要发出什么命令分析参与这次操作的操作数地址(有效地址)执行指令根据分析指令产生的操作命令和操作数的地址的要求,发出各种微操作命令序列控制程序输入和运算结果输出总线管理中断处理即:(1)指令控制(2)操作控制(3)时间控制数据加工(4)数据加工(5)中断处理cpu结构ALU: (1)存放操作数(2)实现算数、逻辑运算CU: 发出各种操作命令序列中断系统:处理异常情况存放器: cpu的存放器(1).用户可见存放器通用存放器功能:存放操作数寻址方式所用存放器基址、变址,也可用专用存放器代替存地址(间接寻址)数据存放器: 存操作数地址存放器: 存放地址条件代码存放器: (2)

17、.控制和状态存放器 MAR、MDR、PC、IR二指令执行过程指令周期取值周期执行周期取值令、分析指令执行指令各种指令操作功能不同,从而指令周期也不同如:无条件转移:指令周期取值周期加法指令指令周期取值周期执行周期(包括两个存取周期)四个指令周期都有cpu访存操作访存目的:取值:为取值间值:取有效地址执行:取操作数中断:保存程序断点/不是在存放器里存吗?每一个程序的程序断点存储位置在哪里?取值周期中断周期取值周期执行周期有间值?有中断?为了区别各个指令周期,在cpu内设置四个标志触发器.三数据通路的功能和根本结构四控制器的功能和工作原理1.硬布线控制器2.微程序控制器微程序、微指令和微命令；微指

18、令的编码方式；微地址的形式方式。五指令流水线1.指令流水线的根本概念2.超标量和动态流水线的根本概念这一局部大书讲的好因只有一条指令流水线,所以称为标量流水计算机.所谓超标量流水,是指它有两条以上的指令流水线.六、总线一总线概述1.总线的根本概念总线是构成计算机系统的互联机构,是多个系统功能部件之间进行数据传送 的公共通路.借助于总线连接,计算机在各系统功能部件之间实现地址、数据 和控制信息的交换,并在征用资源的根底上进行工作.2.总线的分类在单处理机系统中大致分三类:内部总线:CPU内部连接各存放器及运算部件之间的总线.系统总线CPU同计算机系统的其他高速功能部件.如存储器、通道等.I/O总

19、线中、低速I/O设备之间互相连接的总线.3.总线的组成及性能指标二总线仲裁1.集中仲裁方式每个功能模块有两条线连到中央仲裁器: = 1 * GB3 总线请求线BR, 功能模块仲裁器. = 2 * GB3 总线授权信号线BG 仲裁器功能模块集中式仲裁的分类: 1)链式查询方式 2)计数器定时查询方式 3)独立请求方式2.分布仲裁方式三总线操作和定时1.同步定时方式2.异步定时方式四总线标准七、输入输出I/O系统一I/O系统根本概念二外部设备1.输入设备：键盘鼠标坐标定位部件.有机械式和光电式.2.输出设备：显示器打印机3.外存储器：硬盘存储器磁盘阵列光盘存储器 三I/O接口I/O控制器接口的功能

20、和根本结构端口及其编址四I/O方式1.程序查询方式(主要用于单片机)2.程序中断方式中断的根本概念/*引起中断的各种因素：人为设置、程序性事故、硬件故障、I/O设备、外部事件。*/某一外设的数据准备就绪后,它主动向cpu发出请求中断的信号,当cpu响应这个中断请求时,便暂停运行主程序,并自动转移到该设备的中断效劳程序.当中断效劳程序结束以后cpu回到原来的主程序.中断响应过程中断处理过程多重中断和中断屏蔽的概念。方式DMA控制器的组成DMA传送过程。 DMA的数据块传送分为三个阶段：传送前预处理、正式传送、传送后处理预处理阶段: CPU给DMA下达输入输出任务,即测试设备状态,向DMA控制器的

21、设备地址存放器中送入设备号并启动设备如：读磁盘时把将要从中读取数据的磁盘源地址送入等,向内存地址存放器中送入起始地址,向字计数器中送入交换的数据字个数.这些工作完成后,cpu继续执行原来的主程序。正式传送当外设准备好发送数据或接受数据时,它发出DMA请求,由DMA控制器向CPU发出总线使用权的请求(HOLD).CPU在本机器周期执行结束后响应该请求,并使CPU的总线驱动器处于第三态(高阻状态).之后CPU与系统总线相脱离,而DMA控制器接管数据总线与地址总线的控制,并向内存提供地址,于是,在内存和外存设备之间进行数据交换.每交换一个字,那么地址计数器和字计数器加1CPU提出中断报告.传送后处理

22、:一旦DMA的中断请求得到响应,CPU停止主程序的执行,转去执行中断效劳程序做一些DMA的结束处理工作.这些工作包括校验送入内存的数据是否正确;决定继续用DMA方式传送下去,还是结束传送.4.通道方式写节拍安排时不能再一个节拍里有总线应用冲突.直接映像组相连映像: (两种答法)(1) r由组内包含块数决定,即r路块字为组内包含块数.其中q机器语言 翻译程序汇编语言程序-机器语言程序 需要汇编程序(源)高级语言程序-汇编语言程序-机器语言程序(目标) (中间语言)也可以直接变为机器语言程序这些过程需要虚拟机来完成MIPS:第一代:电子管计算机-ENIAC微型计算机-个人计算机位扩展(增加存储字长)2片1k*4位,可组成1k*8位.字扩展(增加存储字的数量)2片1k*8位可组成2k*8位的存储器连接2. 主存与cpu的连接1)cpu地址线数存储芯片地址线数Cpu地址线低位与存储芯片地址线地位开始相连cpu数据线与存储芯片数据线不等时进行扩位.读(高)写(低)读/写命令线的连接. (片选控制端)与 cpu的地点平