S3C44B0X时钟电源管理器功能及应用开发ppt课件

1、S3C44B0X时钟电源管理器功能及运用开发曹 晨雷振达.内容提要S3C44B0X时钟电源管理器概述S3C44B0X时钟发生器S3C44B0X电源管理器的功能.S3C44B0X时钟电源管理器概述时钟发生器产生CPU和外设所需求的时钟信号输入晶体(6-20MHz)外部时钟(1-66MHz)输出PLL输出直接输出外部时钟.S3C44B0X时钟电源管理器概述续电源管理器提供5种电源管理方案,以坚持最正确的功耗正常方式低速方式空闲方式停顿方式LCD的SL空闲方式.时钟发生器框图.相关管脚信号类型描述OM3:2输入决定时钟产生方式EXTCLK输入外时钟源,不用时接高XTAL0模拟输入晶体输入,不用时接高

2、EXTAL0模拟输出晶体输出,不用时浮空PLLCAP模拟输入接PLL的滤波电容CLKout输出时钟输出.时钟源的选择OM3:2的采样时间是在nRESET信号的上升沿.直到用户向PLLCON存放器中写入有效的设置后PLL的输出才作为MCLK,否那么外部时钟信号直接作为MCLK运用.参数描述tRESW时钟稳定后复位保持时间,最小4MCLK周期tMDRH复位结束后模式设置保持时间,最小3ns.PLL(锁相环)是用于根据输入时钟在频率和相位上产生同步的输出信号的电路为什么要运用PLL?常用的晶体振荡器无法满足电子业日新月异的开展和要求其频率值是单一的，最多只能在很小的频段内进展微调PLL优缺陷优点：构

3、造简单，输出频率纯度高，易于得到大量的离散频率缺陷：瞬时频率稳定度较差，频率转换时间较长.PLL原理图相位差检测器 (PFD)回环滤波器 (LF )压控振荡器 (VCO).PLL原理鉴相器检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成电压信号输出 回环滤波器是一个低通滤波器,为了防止VCO过载,将鉴相器输出的高频部分和噪声滤掉,输出一个电压来控制VCO改动频率压控振荡器根据输入的电压调整产生的频率并向输入信号的频率靠拢，直至消除频差而锁定 .S3C44B0X的PLL添加了3个分频器P、M和SPUMP(充电泵),对鉴相器的输出信号转换成相应的充电电压.PLL输出的时钟频率PLL的通

4、用条件.参考电路.时钟控制逻辑选择时钟-PLL输出时钟或直接运用外部时钟在PLL输出时钟频率改动时,在输出稳定之前制止输出在上电复位和从power-down方式中唤醒的时候也起作用.PLL锁定时间PLL输出稳定所需时间(208us)tlock=(1/fin)*nn=LTIMECNT的值这个值在以下情况由内部逻辑自动插入锁定时间计数存放器(lock time count register)重启(nRESET)从STOP方式唤醒从SL_IDLE方式唤醒.电源管理功能：经过软件设置来控制系统时钟，以降低功耗相关部件PLL时钟控制逻辑外设的时钟控制Wake-up信号方式：5种.正常方式NORMAL根本

5、模块正常任务CPU CoreBus ControllerMemory ControllerInterrupt ControllerPower Management block外设正常任务，但可经过软件设置封锁指定外设的时钟Clock Control RegisterCLKCON.空闲方式IDLE停顿向CPU Core提供时钟Bus Controller、Memory Controller、Interrupt Controller、Power Management block仍有时钟进入方式：设置IDLE_BIT=1，有一些的延时退出方式：EINT7:0、RTC告警中断或其他中断.停顿方式STO

6、P功耗最低，一切模块被停顿进入方式：在正常方式或低速方式下设置STOP_BIT=1有一定的延时延迟时间=16个外时钟周期假设在低速方式可直接进入退出方式：外部中断或RTC告警中断；不能直接前往正常方式，要先进入解冻(THAW)方式，直到向CLKCON写入有效的值.停顿方式续1.停顿方式续2DRAM必需处在自刷新形状(Self-Refresh)，以坚持数据LCD要停顿显示，否那么系统会挂起一切的端口要配置好，以减少功耗如：PCONG在进入停顿方式时必需经过PLL翻开的低速方式在进入停顿方式的最后三个时钟周期不呼应唤醒恳求在进入停顿方式时，MCLK的频率必需比Fin的2.5倍高在运用电平触发的EI

7、NT方式时，进入停顿方式时，不能有电平触发的EINT唤醒信号，否那么，取消进入停顿方式.LCD的SL空闲方式SL_IDLE根本模块中除了LCD控制器都停顿功耗比空闲方式低进入方式：只能从封锁PLL的低速方式进入，设置SL_ILDE=1DRAM必需处在自刷新形状退出方式：EINT或RTC告警中断，前往低速方式.SL_IDLE续.低速方式SLOW降低频率以减少功耗，还可以封锁PLL以去掉PLL本身的功耗输出时钟由外时钟分频得到，分频由CLKSLOW中的SLOW_VAL决议。进入方式：正常方式下设置SLOW_BIT=1退出方式：设置SLOW_BIT=0Fout的频率SLOW_VAL的值Fin/ (2

8、xSLOW_VAL)SLOW_VAL0FinSLOW_VAL=0.方式转换形状图.各种方式下功耗比较各方式下的DC电气特性封锁各IO模块可节省的功耗.NORMALIDLESLOWSL_IDLESTOP功耗最高高低较低最低基本模块全工作（高频）仅CPU不工作全工作,PLL可选择（低频）仅LCD控制器工作全不工作进入模式SLOW,IDLENORMAL,SLOWNORMAL,IDLE,SL_IDLESLOWNORMAL,SLOW,经PLL-on SLOW进入退出模式SLOW,IDLENORMAL,SLOWNORMAL,IDLE,SL_IDLESLOW经THAW返回NORMAL,SLOW转换途径设置寄

9、存器EINT,RTC,其他中断设置寄存器EINT,RTCEINT,RTC.其他相关事项进入IDLE方式时，电源管理模块要收到CPU应对才干真正进入PLL仅能在SLOW方式下，经过软件设置翻开或封锁在STOP和SL_IDLE方式下，数据总线(D31:0)处于高阻态，可经过设置PUPC,PUPD或PUPS来减少其上拉电阻的功耗在STOP和SL_IDLE方式下，输出管脚假设是低电平，由内部寄生电阻维持形状，假设是高电平将不再维持在进入STOP方式后，ADC也必需处在power-down方式下可经过ADCCON设置.相关存放器寄存器名地址初始值描述PLLCON0 x10D800000 x38080PL

10、L设置寄存器CLKCON0 x10D800040 x7FF8时钟设置寄存器CLKSLOW0 x10D800080 x9低速时钟控制寄存器LOCKTIME0 x10D8000C0 xFFFPLL锁时计数寄存器.PLLCON计算公式Fpllo*2s=0;s-)/ fvco must small than MAX_FVCO valuefvco = Mclk*pow2s;if(fvcoMAX_FVCO) continue;/ P value:0-63,Fin/(p+2) must in 1-2for(p=0;p=2 change to next p valueif(Fin/(p+2)=2) conti

11、nue;/ M value:0-255for(m=0;m256;m+)tmpMclk=clkXtal*(m+8)/(p+2)*pow2s);if(tmpMclk= =Mclk) return;.进入STOP方式 nop nop nop nop;enter POWERDN mode ldr r0,=CLKCON str r2,r0;wait until enter STOP mode and;until wake-up ldr r0,=0 x10 subs r0,r0,#1 bne %B0;封锁外设和LCD;设置唤醒中断;r0=CLKCON=0 x01 mov r2,r0 ldr r0,=REF

12、RESH ldr r3,r0 mov r1, r3 orr r1, r1, #0 x400000 ;self-refresh enable str r1, r0;Wait until self-refresh is issued. nop nop nop .从STOP方式前往NORMAL;exit from DRAM/SDRAM self refresh mode. ldr r0,=REFRESH str r3,r0;enter THAW mode, write value to CLKCON to;change to NORMAL mode mov r3,#0 x7ff8 mov r0,=CLKCON str r3,r0;Turn on LCD, and return original port;configurations.进入和退出SLOW方式/Enter Slow Mode/PLL off, SLOW mode, SLVAL=5 Fout=Fin/(2*SLVAL)=1MHzrCL