矿大数电实验汇编

1、 数字电子技术实验中国矿业大学电工电子教学实验中心一、课程的性质、目的及任务一、课程的性质、目的及任务通过实验通过实验: :1.1.巩固和加深对数字电子技术理论知识的理解；巩固和加深对数字电子技术理论知识的理解；2.2.能综合运用所学知识进行数字电路的综合设计和实践；能综合运用所学知识进行数字电路的综合设计和实践；3.3.进一步培养学生独立分析问题和解决问题的能力、创新研进一步培养学生独立分析问题和解决问题的能力、创新研究能力和严谨的科学作风；究能力和严谨的科学作风；4.4.为毕业设计及工程实践打下良好的基础。为毕业设计及工程实践打下良好的基础。 数字电子技术实验数字电子技术实验是继是继数字电

2、子技术数字电子技术课程之后而课程之后而开设的开设的独立实验课程独立实验课程，是理论教学的深化和补充，是一门重要，是理论教学的深化和补充，是一门重要的专业基础课，具有较强的实践性。的专业基础课，具有较强的实践性。二、本课程的基本要求二、本课程的基本要求通过本课程的学习，学生应达到下列基本要求：通过本课程的学习，学生应达到下列基本要求：1.1.正确使用电子仪器及设备。正确使用电子仪器及设备。2.2.能独立设计电路、操作及完成实验。能独立设计电路、操作及完成实验。3.3.能准确的读取实验数据，测绘波形曲线，分析实验结果，编写能准确的读取实验数据，测绘波形曲线，分析实验结果，编写完整的实验报告。完整的

3、实验报告。4.4.能独立分析问题和解决问题，具有严谨的科学作风。能独立分析问题和解决问题，具有严谨的科学作风。三、实验方式三、实验方式 本课程是以实验为主的独立课程，实验采用三种方式：本课程是以实验为主的独立课程，实验采用三种方式：第一种方式：在实验室利用实验箱进行硬件电路实验，重点第一种方式：在实验室利用实验箱进行硬件电路实验，重点培养学生掌握实验仪器设备的使用，设计电路并付诸实践的方培养学生掌握实验仪器设备的使用，设计电路并付诸实践的方法、步骤；法、步骤；第二种方式：在机房利用第二种方式：在机房利用EWBEWB软件进行仿真实验，使学生了软件进行仿真实验，使学生了解、熟悉数字电子技术先进的设

4、计手段和方法；解、熟悉数字电子技术先进的设计手段和方法；第三种方式：开放式实验，学生领用简易实验箱及实验元器第三种方式：开放式实验，学生领用简易实验箱及实验元器件，课内外相接合，完成课程指定实验内容，在指定时间演示件，课内外相接合，完成课程指定实验内容，在指定时间演示实验结果，鼓励学生完成自主设计的创新研究型实验。实验结果，鼓励学生完成自主设计的创新研究型实验。说明：说明： 1 1本课程以设计性实验为主，实验前学生必须本课程以设计性实验为主，实验前学生必须进行预习，预习报告经批阅后，方可进行实验。进行预习，预习报告经批阅后，方可进行实验。 2 2实验实验1 1人人1 1组，在规定的时间内，由学

5、生独立组，在规定的时间内，由学生独立完成。完成。 3. 3. 本次实验交上次实验报告。本次实验交上次实验报告。四、实验报告要求四、实验报告要求1 1每个实验完毕后，学生应认真写出一份简洁、规每个实验完毕后，学生应认真写出一份简洁、规范、有见解的实验报告范、有见解的实验报告. .2.2.实验报告内容包括：实验名称、实验目的、设计实验报告内容包括：实验名称、实验目的、设计电路、简要原理、实验结果与分析，总结和讨论。电路、简要原理、实验结果与分析，总结和讨论。3 3课程结束时，学生需写出一份课程小结，内容包课程结束时，学生需写出一份课程小结，内容包括对课程的评价、建议和要求，自己的收获和体会。括对课

6、程的评价、建议和要求，自己的收获和体会。 五、实验安排：五、实验安排：序号序号实实 验验 内内 容容学时学时注注11.1.实验仪器的使用及集成门电路参数测试实验仪器的使用及集成门电路参数测试 2.2.组合逻辑电路设计组合逻辑电路设计：数字密码锁数字密码锁电路设计电路设计42组合逻辑电路设计组合逻辑电路设计：三种方法设计全减器：三种方法设计全减器43集成触发器及其应用集成触发器及其应用：三人智力抢答器三人智力抢答器， 序列信号产生电路。序列信号产生电路。 34移位寄存器及其应用：移位寄存器及其应用：八位彩灯双向移动控制电路设计八位彩灯双向移动控制电路设计， 串行加法器（串行加法器（JaJa+Jb

7、+Jb=Jc=Jc） 。45计数、译码及显示电路：计数、译码及显示电路：6060进制，进制，2424进制，进制，1212归归1 1电路电路设计设计。 36综合实验：题目自拟及综合实验：题目自拟及555定时器应用。定时器应用。57实验考试（硬件操作、软件上机实验考试（硬件操作、软件上机）。）。1注注：实际电路操作，在实验室完成。：实际电路操作，在实验室完成。 ：计算机仿真，在机房完成。：计算机仿真，在机房完成。六、评价方式六、评价方式 本课程采用平时考核、期末考试来综合评定学本课程采用平时考核、期末考试来综合评定学生成绩。生成绩。 1.1.基础实验占基础实验占3040%3040%； 2.2.自拟

8、题目设计性实验占自拟题目设计性实验占20%20%； 3.3.期末考试占期末考试占4050% 4050% 。 七、主要参考书七、主要参考书数字电路与逻辑设计数字电路与逻辑设计 曹国清曹国清 中国矿业大学出版社中国矿业大学出版社数字电子技术实验指导书数字电子技术实验指导书 电工电子教学实验中心电工电子教学实验中心电子线路设计电子线路设计实验实验测试测试谢自美主编谢自美主编 华中科技大学华中科技大学出版社出版社电子电路实验与仿真电子电路实验与仿真路勇主编路勇主编 清华大学出版社清华大学出版社TTLTTL、COMSCOMS集成电路手册集成电路手册八、实验注意事项八、实验注意事项 遵守遵守学生实验守则学

9、生实验守则。 服从指导老师的管理和安排。服从指导老师的管理和安排。 注意用电安全，确保人身、设备不出意外。注意用电安全，确保人身、设备不出意外。 爱护实验设施及实验器件，人为损坏按价赔偿。爱护实验设施及实验器件，人为损坏按价赔偿。 保持实验环境的整洁，每次实验完成后整理现场。保持实验环境的整洁，每次实验完成后整理现场。第一次实验第一次实验1.1. 数字实验逻辑箱的使用数字实验逻辑箱的使用2.2. TTLTTL集成门电路参数测试及功能检测集成门电路参数测试及功能检测3.3. 数字密码锁的设计数字密码锁的设计S3S3S0S0：有原、反两种信：有原、反两种信 号输出号输出S7S7S4S4：仅有原变量

10、输出：仅有原变量输出1.1.数字实验逻辑箱的使用数字实验逻辑箱的使用220V 电源区 信号源区导线放置区实验区实验区辅助区AC220V 显示区L1L8 L6L5L4L3L7L2 由面包板由面包板组成组成 K1K2K3K4K5K6K7K8 CH1CH2 +5V GND +5V9V 9V +9V 数据开关数据开关 上：上：1 1 下：下：0 0 连续脉冲源连续脉冲源 10K470 数据灯：高电平点亮数据灯：高电平点亮 总电源开关总电源开关5V5V电源开关电源开关输入代码：输入代码：41-41-41-445541-41-41-4455周期调节：周期调节：1T 1T 增加增加 0T 0T 减少减少Vp

11、Vp内容：内容：测试测试+5V+5V电源；电源；测试数据开关；测试数据开关；测试数据灯；测试数据灯；测试脉冲源。测试脉冲源。面包板简介面包板简介列内已相连列内已相连段内内部相连段内内部相连引电源引电源(5V)(5V)引地线引地线(GND)(GND)集成电路段内内部相连段内内部相连2. TTL2. TTL集成门电路参数测试及功能检测集成门电路参数测试及功能检测标志标志GNDGNDVCC(5V)VCC(5V)7474系列集成电路系列集成电路使用注意：使用注意：了解各引脚的逻辑功能。了解各引脚的逻辑功能。 正确施加电源（正确施加电源（5V5V、GNDGND）。 双列直插式封装双列直插式封装28 DI

12、P28 DIP1 1 2 23 3141415152828参数测试及功能检测参数测试及功能检测74LS00ABF接指示灯接逻辑开关具体电路参考实验讲义具体电路参考实验讲义内容：内容：测输出高电平；测输出高电平；测输出低电平；测输出低电平；与非逻辑功能测试；与非逻辑功能测试；用与非门实现异或门。用与非门实现异或门。3. 3. 数字密码锁的设计数字密码锁的设计数字锁数字锁A B C D输入密码输入密码E使能使能控制控制KZ开锁开锁报警报警密码锁模型密码锁模型设输入密码设输入密码ABCD1101时：时：解：解：使能使能E1时：时： 密码正确，开锁密码正确，开锁 K1 。 密码错误，报警密码错误，报警

13、 Z1 。EA B C DKZ00010 0 0 0011 0111 1 0 11011 1 1 00 111 1 1 101简化真值表简化真值表DCABEK DCABEZ 使能使能E0时：不开锁，不报警时：不开锁，不报警 。DCABEDCABEK 化简与变换化简与变换DCABEDCABEZ DCABEM 令令：MEDCABEEDCABEK MDCABEZ DCABEMMEKMZ 电路电路全部原变量输入（全部原变量输入（6个门）个门）允许反变量输入（允许反变量输入（5个门）个门）第二次实验预习要求第二次实验预习要求任务：用三种方法实现全减器任务：用三种方法实现全减器 异或门（异或门（74LS8

14、674LS86） 译码器（译码器（74LS13874LS138） 数据选择器（数据选择器（74LS15374LS153） 可用辅助门：可用辅助门：74LS0074LS00、 74LS2074LS20预习要求：预习要求：有完整的电路设计步骤：有完整的电路设计步骤： 变量设定、真值表、降维卡诺图、变量设定、真值表、降维卡诺图、 表达式、电路图（表达式和电路一致）。表达式、电路图（表达式和电路一致）。 简述工作原理。简述工作原理。第二次实验第二次实验1.1. EWBEWB软件（软件（Electronic WorkbenchElectronic Workbench）在数字电路）在数字电路中的应用简介。

15、中的应用简介。2.2. Electronic Workbench Electronic Workbench 使用练习：用三种方法使用练习：用三种方法设计全减器。设计全减器。1.EWB1.EWB软件（软件（Electronic WorkbenchElectronic Workbench）在数字电路中的应用简介。）在数字电路中的应用简介。参考参考电路电路1 1用异或门用异或门用集成芯片用集成芯片用门电路用门电路输入用开关输出用探针参考电路参考电路2 2用译码器用译码器输入用逻辑字发生器输出用探针。参考电路参考电路3 3用数据选择器用数据选择器输出用逻辑分析仪。输入用逻辑字发生器A AB BC CS

16、nSnCnCn第三次实验预习要求第三次实验预习要求任务：任务：1.1.三人抢答器电路设计三人抢答器电路设计 器件选用器件选用74LS7474LS74（D D触发器）和少量门触发器）和少量门2.“111 1000 1001 1010”2.“111 1000 1001 1010”序序 列信号发生器电路设计列信号发生器电路设计1.1.三人抢答器电路设计三人抢答器电路设计要求：要求：设置设置1 1个主持人开关，个主持人开关，3 3个抢答人开关。个抢答人开关。 主持人开关能清除以前的抢答结果。主持人开关能清除以前的抢答结果。 一人抢答成功后，其他人再抢无效。一人抢答成功后，其他人再抢无效。预习要求：预习

17、要求：设计设计3 3种抢答器电路，分别叙述抢答的工作种抢答器电路，分别叙述抢答的工作 原理，绘制电路图，比较各种电路的特性。原理，绘制电路图，比较各种电路的特性。 三人抢答器参考电路三人抢答器参考电路1 1三人抢答器参考电路三人抢答器参考电路2 22.“111 1000 1001 1010”2.“111 1000 1001 1010”序列信号发生器电路设序列信号发生器电路设计计预习要求：预习要求：有完整的设计过程（列移位状态表、有完整的设计过程（列移位状态表、 求求D0D0、画电路）；、画电路）； 具有自启动能力。具有自启动能力。 参考电路参考电路1 1 1 1 0 0 0 1 0 0 1 1

18、 0 1 0 1 0123230QQQQQQD 第三次实验要求第三次实验要求任务：任务：1.1.三人抢答器电路设计三人抢答器电路设计 器件选用器件选用74LS7474LS74（D D触发器）和少量门触发器）和少量门2.“111 1000 1001 1010”2.“111 1000 1001 1010”序序 列信号发生器电路设计列信号发生器电路设计1.1.三人抢答器电路设计三人抢答器电路设计实验任务：实验任务：设置设置1 1个主持人按键，个主持人按键，3 3个抢答人按键。个抢答人按键。 主持人按键能清除以前的抢答结果。主持人按键能清除以前的抢答结果。 一人抢答成功后，其他人再抢无效。一人抢答成功

19、后，其他人再抢无效。设计要求：设计要求：设计设计3 3种抢答器电路，分别叙述抢答的工作种抢答器电路，分别叙述抢答的工作 原理，绘制电路图，比较各种电路的特性。原理，绘制电路图，比较各种电路的特性。注：原理叙述时要注明主持人按键和抢答人按键的逻辑值，即注：原理叙述时要注明主持人按键和抢答人按键的逻辑值，即 主持人按键在清主持人按键在清0 0和不清和不清0 0时，分别处在什么电平位置；时，分别处在什么电平位置； 抢答人按键平时处在什么电平位置，抢答时处在什么电抢答人按键平时处在什么电平位置，抢答时处在什么电 平位置。平位置。三人抢答器参考电路三人抢答器参考电路1 1三人抢答器参考电路三人抢答器参考

20、电路2 2三人抢答器参考电路三人抢答器参考电路3 3三人抢答器参考电路三人抢答器参考电路4 4原理原理: 抢答者合上抢答开关（抢答者合上抢答开关（1），），同时同时产生数据产生数据D和和CP脉脉 冲。同时封锁其他抢答人的冲。同时封锁其他抢答人的CP脉冲。脉冲。设计缺点：第一个抢答人合上开关后，不能拉下来，否则其他设计缺点：第一个抢答人合上开关后，不能拉下来，否则其他 人能再次抢答。人能再次抢答。主持人开关主持人开关三人抢答器参考电路三人抢答器参考电路5 5原理原理: 抢答者合上抢答开关（抢答者合上抢答开关（1），产生），产生CP脉冲。抢答成功后脉冲。抢答成功后 Q0封锁其他抢答人的封锁其他抢答

21、人的CP脉冲。脉冲。2.“111 1000 1001 1010”2.“111 1000 1001 1010”序列信号发生器电路设序列信号发生器电路设计计要求：要求：有完整的设计过程（列移位状态表、有完整的设计过程（列移位状态表、 求求D0D0、画电路）；、画电路）； 具有自启动能力。具有自启动能力。 4 1 0 0 0 1 04 1 0 0 0 1 05 0 0 0 1 0 05 0 0 0 1 0 06 0 0 1 0 0 16 0 0 1 0 0 17 0 1 0 0 1 17 0 1 0 0 1 115 0 1 1 1 1 015 0 1 1 1 1 08 1 0 0 1 1 08 1

22、0 0 1 1 09 0 0 1 1 0 19 0 0 1 1 0 110 0 1 1 0 1 010 0 1 1 0 1 011 1 1 0 1 0 111 1 1 0 1 0 112 1 0 1 0 1 112 1 0 1 0 1 113 0 1 0 1 1 113 0 1 0 1 1 114 1 0 1 1 1 114 1 0 1 1 1 1列移位状态表列移位状态表确定确定D D0 0的取值的取值230QQD序列信号：序列信号：111 1000 1001 1010111 1000 1001 1010态序态序序列序列Q Q3 3Q Q2 2Q Q1 1Q Q0 0D D0 00 1 1 1

23、 1 00 1 1 1 1 01 1 1 1 1 0 01 1 1 1 1 0 02 1 1 1 0 0 02 1 1 1 0 0 03 1 1 0 0 0 13 1 1 0 0 0 1111110111111010010110100Q Q3 3Q Q2 2Q Q1 1Q Q0 0D0在在00000000状态能自启动时，状态能自启动时，DoDo表达式为：表达式为：0123230QQQQQQD 4 1 0 0 0 1 04 1 0 0 0 1 05 0 0 0 1 0 05 0 0 0 1 0 06 0 0 1 0 0 16 0 0 1 0 0 17 0 1 0 0 1 17 0 1 0 0 1

24、 115 0 1 1 1 1 015 0 1 1 1 1 08 1 0 0 1 1 08 1 0 0 1 1 09 0 0 1 1 0 19 0 0 1 1 0 110 0 1 1 0 1 010 0 1 1 0 1 011 1 1 0 1 0 111 1 1 0 1 0 112 1 0 1 0 1 112 1 0 1 0 1 113 0 1 0 1 1 113 0 1 0 1 1 114 1 0 1 1 1 114 1 0 1 1 1 1列移位状态表列移位状态表确定确定D D0 0的取值的取值230QQD序列信号：序列信号：111 1000 1001 1010111 1000 1001 10

25、10态序态序序列序列Q Q3 3Q Q2 2Q Q1 1Q Q0 0D D0 00 1 1 1 1 00 1 1 1 1 01 1 1 1 1 0 01 1 1 1 1 0 02 1 1 1 0 0 02 1 1 1 0 0 03 1 1 0 0 0 13 1 1 0 0 0 1111110111111010010110100Q Q3 3Q Q2 2Q Q1 1Q Q0 0D0在在00000000状态能自启动时，状态能自启动时，DoDo表达式为：表达式为：0123230QQQQQQD 1013230 QQQQQD 化简：化简：0 0 0 01求自启动求自启动: :参考电路参考电路1 1 1 1

26、 0 0 0 1 0 0 1 1 0 1 0 1 0123230QQQQQQD 第四次实验预习要求第四次实验预习要求任务：移位寄存器及应用任务：移位寄存器及应用 设计双向八位彩灯控制电路设计双向八位彩灯控制电路 4 4位串行加法电路设计位串行加法电路设计选用器件选用器件:74LS194:74LS194（双向移位寄存器）（双向移位寄存器） 74LS7474LS74（D D触发器）和少量门触发器）和少量门（1）74LS194：输入输入Cr 清零清零 CP时钟时钟01 S S制制控控 串行输入串行输入并行输入并行输入号号序序输出输出RL D D 右移右移左移左移 3210DDDD 3210QQQQ说

27、明说明功能功能1 12 23 34 45 56 67 78 80 01 11 11 11 11 11 11 11 1 1 11 11 01 01 01 00 10 10 10 10 00 0 1 1 0 0 1 1 0 0 D0D0 D1D1 D2D2 D3D30 0 0 00 0 0 0Q Q0 00 0 Q Q1 10 0 Q Q2 20 0 Q Q3 30 0D0D0 D1D1 D2D2 D3D3Q Q1 1n n Q Q2 2n n Q Q3 3n n 1 1Q Q1 1n n Q Q2 2n n Q Q3 3n n 0 01 1 Q Q0 0n n Q Q1 1n n Q Q2 2n

28、 n0 0 Q Q0 0n n Q Q1 1n n Q Q2 2n nQ Q0 00 0 Q Q1 10 0 Q Q2 20 0 Q Q3 30 0除除清清 持持保保 并行置数并行置数串入左移串入左移串入左移串入左移串入右移串入右移串入右移串入右移持持保保 左移左移, ,右移右移, ,并入并入, ,保持保持4 4种功能，种功能，双变量控制双变量控制S S1 1、S S0 0。( (功能表功能表P146)P146)功能：功能： 双向八位彩灯控制电路设计双向八位彩灯控制电路设计174LS194D DLD DRS1 S0S1 S074LS194D DLD DRS1 S0S1 S01D DD D& &

29、CPCPFF1FF2（2）彩灯控制电路）彩灯控制电路 由由2片片74LS194、2个个D触发器和触发器和1个与门组成。个与门组成。Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3174LS194D DLD DRS1 S0S1 S01CPCP1. 两片74LS194级联成8位移位寄存器。Q0 Q1 Q2 Q3Q0 Q1 Q2 Q374LS194D DLD DRS1 S0S1 S0Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3174LS194D DLD DRS1 S0S1 S074LS194D DLD DRS1 S0S1 S01CPCP2. 彩灯移位非左即右，

30、即S1S001或S1S010，由D触发器构成的T触发器控制（FF2）。D DFF2Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3174LS194D DLD DR RS1 S0S1 S074LS194D DLD DR RS1 S0S1 S01D DCPCP3. 设S1S010（194的Q3从DL接收数据，从Q0移出数据），在CP作用下彩灯依次点亮。10FF2Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3174LS194D DLD DRS1 S0S1 S074LS194D DLD DR RS1 S0S1 S01D

31、DD D& &CPCP4. 在8个CP过后，彩灯全亮，反馈信号送至D触发器（FF1）。1FF1FF210Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3174LS194D DLD DRS1 S0S1 S074LS194D DLD DRS1 S0S1 S01D DD D& &CPCP4. 第9个CP，使FF1置1，其/Q0，将74LS194清0，彩灯全灭； 熄灭后反馈信号由1 0。10FF2FF10101Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3174LS194D DLD DRS1 S0S1 S074LS194

32、D DLD DRS1 S0S1 S01D DD D& &CPCP5. 同时，FF1的Q端由01，产生FF2的CP信号，使FF2翻转，S1S001。01 00 1FF2FF110Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3174LS194D DLD DRS1 S0S1 S074LS194D DLD DRS1 S0S1 S01D DD D& &CPCP6. 第10个CP，使FF1重新置0，Q端由10 ，/Q端由01，解除对74LS194的清0，使74LS194可以进行反向移位。001FF2FF11 00 1Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3Q0

33、 Q1 Q2 Q3Q0 Q1 Q2 Q3174LS194D DLD DRS1 S0S1 S074LS194D DLD DRS1 S0S1 S01D DD D& &CPCP7. 第11个CP开始，彩灯反向逐个点亮。 由此电路实现彩灯逐个点亮全亮后熄灭再反向逐个点亮全亮后熄灭的循环控制。001FF2FF101Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3 双向八位彩灯控制电路设计（双向八位彩灯控制电路设计（EWB）波形波形1118 9 101918实验报告回答问题：实验报告回答问题：1.画输出波形（需包含画输出波形（需包含19个个CP）。）。2.如如cp1

34、 1到来使第一个灯亮，并说明到来使第一个灯亮，并说明CP8 8、CP9 9、CP1010、CP1111 时电路的工作状态。时电路的工作状态。预习报告要求：预习报告要求：1.设计电路。设计电路。2.简述工作原理。简述工作原理。 4 4位串行加法电路设计位串行加法电路设计需解决的问题：需解决的问题：1.1.进行一位全加进行一位全加 用一位全加器；用一位全加器；2.2.被加数、加数的移位输出被加数、加数的移位输出 移位寄存器移位寄存器( (并入串出并入串出) )；3.3.一位全加和的保存一位全加和的保存 移位寄存器移位寄存器( (串入并出串入并出) )；4.4.低位进位的保存并参与高位的相加低位进位

35、的保存并参与高位的相加 触发器。触发器。串行加法串行加法: :即利用一位全加器进行多位二进制数相加。即利用一位全加器进行多位二进制数相加。一一位位全全加加器器加加 数数被加数被加数01100111本位和本位和进位进位低位进位低位进位 4 4位串行加法电路设计位串行加法电路设计194(1):194(1):被加数，低位串出。被加数，低位串出。194(2):194(2):加数，低位串出。加数，低位串出。194(3):194(3):最终和，高位串入。最终和，高位串入。:1:1位全加器，进行位全加器，进行1 1位加法。位加法。D:D:寄存本位进位，使之参与高寄存本位进位，使之参与高 位相加。位相加。N控

36、制S1，N1S1S011置数 N0S1S001右移M控制脉冲：上升沿194、d触发器工作被加数和被加数和加数设置加数设置如执行：如执行：67第第1 1拍：拍：194194置数，置数，01100110，01110111，00000000 全加器：全加器：0 01 10 0 本位和本位和1 1 本位进位本位进位0 0置数置数N控制S1，N1S1S011置数 N0S1S001右移M控制脉冲：上升沿194、d触发器工作第第2 2拍：拍：194194右移，右移，00110011，00110011，10001000 全加器：全加器：1 11 10 0 本位和本位和0 0 本位进位本位进位1 1011001

37、10011101111 00001 0000右移右移N控制S1，N1S1S011置数 N0S1S001右移M控制脉冲：上升沿194、d触发器工作第第3 3拍：拍：194194右移，右移，00010001，00010001，01000100 全加器：全加器：1 11 11 1 本位和本位和1 1 本位进位本位进位1 100110011001100110 10000 1000低位进位经低位进位经D D锁锁存参与相加。存参与相加。N控制S1，N1S1S011置数 N0S1S001右移M控制脉冲：上升沿194、d触发器工作第第4 4拍：拍：194194右移，右移，00000000，00000000，1

38、0101010 全加器：全加器：0 00 01 1 本位和本位和1 1 本位进位本位进位0 000010001000100011 01001 0100低位进位经低位进位经D D锁存锁存参与相加。参与相加。N控制S1，N1S1S011置数 N0S1S001右移M控制脉冲：上升沿194、d触发器工作第第5 5拍：拍：194194右移，右移，00000000，00000000，11011101 全加器：全加器：0 00 00 0 本位和本位和0 0 本位进位本位进位0 000000000000000001 10101 10105 5拍后完成运算。拍后完成运算。N控制S1，N1S1S011置数 N0S

39、1S001右移M控制脉冲：上升沿194、d触发器工作有关向高位的进位有关向高位的进位：如进行如进行13136 6运算：运算：11011101011001101 00111 0011第第5 5拍之后：最终和：拍之后：最终和：0011 0011 在在194(3)194(3)中；中； 向高位的进位可从向高位的进位可从D的的Q端（或端（或194(3)194(3) 的的SR端）取得。端）取得。向高位的进位向高位的进位N控制S1，N1S1S011置数 N0S1S001右移M控制脉冲：上升沿194、d触发器工作可以用开关进行被加数和加数的设置。可以用开关进行被加数和加数的设置。被加数ASDF，加数ZXCVN

40、控制S1，N1S1S011置数 N0S1S001右移M控制脉冲：上升沿194、d触发器工作预习要求：预习要求： 设计电路，叙述工作原理，设计电路，叙述工作原理， 举例说明每个举例说明每个CPCP电路的工作状态。电路的工作状态。 能否改进电路，使之能否改进电路，使之4 4拍之后就完成运算。拍之后就完成运算。1.1. 2 2片片74LS19474LS194级联成级联成8 8位左移或右移电路位左移或右移电路,SR,SR2 2=Q=QD1D1,SL,SL1 1=Q=QA2A2。2. 2. 为使灯点亮，总的移入数据：为使灯点亮，总的移入数据： SRSR1 1=SL=SL2 2=1=1。(1)(1)(2)

41、(2)FF1FF1FF2FF2CP1CP1CPCPD2D2参考电路参考电路 双向八位彩灯控制电路设计双向八位彩灯控制电路设计参考电路参考电路3. FF3. FF1 1的输出控制的输出控制74LS19474LS194的移位方向，的移位方向，FFFF1 1构成了构成了TT触发触发器，当有器，当有CPCP1 1时时FFFF1 1翻转翻转使使74LS19474LS194换向移位。换向移位。(1)(1)(2)(2)FF1FF1FF2FF2CP1CP1CPCPD D2 2参考电路参考电路(1)(1)(2)(2)FF1FF1FF2FF2CP1CP1CPCPD2D24.4.当当8 8个灯未全亮时个灯未全亮时(

42、D(D2 2=0)=0)，每个，每个CPCP的到来使的到来使 Q Q2 2=0;=0; 当当8 8个灯全亮时个灯全亮时(D(D2 2=1),=1),下个下个CPCP来时来时Q Q2 2 =0 =0 灯全灭。灯全灭。 同时：同时： Q Q2 2=1=1产生产生CPCP1 1使使FF1FF1触发翻转触发翻转控制换向。控制换向。 Q Q2 2Q Q2 2参考电路参考电路(1)(1)(2)(2)FF1FF1FF2FF2CP1CP1CPCPD2D25.5.当当8 8个灯被熄灭后个灯被熄灭后(D(D2 2=0)=0)，下个，下个CPCP来时来时 Q Q2 2=0=0，使，使CP1CP1回到回到0 0态。态

43、。 QQ2 2 =1=1，释放，释放74LS19474LS194的清的清0 0端，使之可以移位。端，使之可以移位。 以后，每来一个以后，每来一个CPCP，等按新的方向逐个点亮。，等按新的方向逐个点亮。 Q Q2 2Q Q2 2波形波形实验报告回答问题：实验报告回答问题：1.画输出波形（需包含画输出波形（需包含19个个CP）。）。2.如如cp1 1到来使第一个灯亮，并说明到来使第一个灯亮，并说明CP8 8、CP9 9、CP1010、CP1111 时电路的工作状态。时电路的工作状态。预习报告要求：预习报告要求：1.设计电路。设计电路。2.简述工作原理。简述工作原理。1118 9 101918第四次

44、实验第四次实验任务：移位寄存器及应用任务：移位寄存器及应用 设计双向八位彩灯控制电路设计双向八位彩灯控制电路 4 4位串行加法电路设计位串行加法电路设计选用器件选用器件:74LS194:74LS194（双向移位寄存器）（双向移位寄存器） 74LS7474LS74（D D触发器）和少量门触发器）和少量门1.1. 2 2片片74LS19474LS194级联成级联成8 8位左移或右移电路位左移或右移电路,SR,SR2 2=Q=QD1D1,SL,SL1 1=Q=QA2A2。2. 2. 为使灯点亮，总的移入数据：为使灯点亮，总的移入数据： SRSR1 1=SL=SL2 2=1=1。(1)(1)(2)(2

45、)FF1FF1FF2FF2CP1CP1CPCPD2D2参考电路参考电路 双向八位彩灯控制电路设计双向八位彩灯控制电路设计参考电路参考电路3. FF3. FF1 1的输出控制的输出控制74LS19474LS194的移位方向，的移位方向，FFFF1 1构成了构成了TT触发触发器，当有器，当有CPCP1 1时时FFFF1 1翻转翻转使使74LS19474LS194换向移位。换向移位。(1)(1)(2)(2)FF1FF1FF2FF2CP1CP1CPCPD D2 2参考电路参考电路(1)(1)(2)(2)FF1FF1FF2FF2CP1CP1CPCPD2D24.4.当当8 8个灯未全亮时个灯未全亮时(D(

46、D2 2=0)=0)，每个，每个CPCP的到来使的到来使 Q Q2 2=0;=0; 当当8 8个灯全亮时个灯全亮时(D(D2 2=1),=1),下个下个CPCP来时来时Q Q2 2 =0 =0 灯全灭。灯全灭。 同时：同时： Q Q2 2=1=1产生产生CPCP1 1使使FF1FF1触发翻转触发翻转控制换向。控制换向。 Q Q2 2Q Q2 2参考电路参考电路(1)(1)(2)(2)FF1FF1FF2FF2CP1CP1CPCPD2D25.5.当当8 8个灯被熄灭后个灯被熄灭后(D(D2 2=0)=0)，下个，下个CPCP来时来时 Q Q2 2=0=0，使，使CP1CP1回到回到0 0态。态。

47、QQ2 2 =1=1，释放，释放74LS19474LS194的清的清0 0端，使之可以移位。端，使之可以移位。 以后，每来一个以后，每来一个CPCP，等按新的方向逐个点亮。，等按新的方向逐个点亮。 Q Q2 2Q Q2 2波形波形实验报告回答问题：实验报告回答问题：1.画输出波形（需包含画输出波形（需包含19个个CP）。）。2.如如cp1 1到来使第一个灯亮，并说明到来使第一个灯亮，并说明CP8 8、CP9 9、CP1010、CP1111 时电路的工作状态。时电路的工作状态。预习报告要求：预习报告要求：1.设计电路。设计电路。2.简述工作原理。简述工作原理。1118 9 101918 4 4位

48、串行加法电路设计位串行加法电路设计194(1):194(1):被加数，低位串出。被加数，低位串出。194(2):194(2):加数，低位串出。加数，低位串出。194(3):194(3):最终和，高位串入。最终和，高位串入。:1:1位全加器，进行位全加器，进行1 1位加法。位加法。D:D:寄存本位进位，使之参与高寄存本位进位，使之参与高 位相加。位相加。被加数和被加数和加数设置加数设置如执行：如执行：67第第1 1拍拍: :置数置数置数置数=011 =011 0 0=011 =011 1 1 + + 0 0 0101=0000=0000=001 =001 1 1=001 =001 1 1 + +

49、 0 0 1010= =1 1000000第第2 2拍拍: :右移右移右移右移=011 =011 0 0=011 =011 1 1 + + 0 0 0101=0000=0000第第1 1拍拍: :置数置数=001 =001 1 1=001 =001 1 1 + + 0 0 1010= =1 1000000第第3 3拍拍: :右移右移右移右移=011 =011 0 0=011 =011 1 1 + + 0 0 0101=0000=0000第第1 1拍拍: :置数置数第第2 2拍拍: :右移右移=000 =000 1 1=000 =000 1 1 + + 1 1 1111= =01010000低位

50、进位经低位进位经D D锁锁存参与相加。存参与相加。低位进位经低位进位经D D锁锁存参与相加。存参与相加。=001 =001 1 1=001 =001 1 1 + + 0 0 1010= =1 1000000第第4 4拍拍: :右移右移右移右移=011 =011 0 0=011 =011 1 1 + + 0 0 0101=0000=0000第第1 1拍拍: :置数置数第第2 2拍拍: :右移右移=000 =000 1 1=000 =000 1 1 + + 1 1 1111= =01010000第第3 3拍拍: :右移右移=000 =000 0 0=000 =000 0 0 + + 1 1 010

51、1= =1011010 0=001 =001 1 1=001 =001 1 1 + + 0 0 1010= =1 1000000第第5 5拍拍: :右移右移右移右移=011 =011 0 0=011 =011 1 1 + + 0 0 0101=0000=0000第第1 1拍拍: :置数置数第第2 2拍拍: :右移右移=000 =000 1 1=000 =000 1 1 + + 1 1 1111= =01010000第第3 3拍拍: :右移右移=000 =000 0 0=000 =000 0 0 + + 1 1 0101= =1011010 0第第4 4拍拍: :右移右移=000 =000 0

52、0=000 =000 0 0 + + 0 0 0000= =110111015 5拍后完成运算拍后完成运算有关向高位的进位有关向高位的进位：如进行如进行13136 6运算：运算：11011101011001101 00111 0011第第5 5拍之后：最终和：拍之后：最终和：0011 0011 在在194(3)194(3)中；中； 向高位的进位可从向高位的进位可从D的的Q端（或端（或194(3)194(3) 的的SR端）取得。端）取得。向高位的进位向高位的进位可以用开关进行被加数和加数的设置。可以用开关进行被加数和加数的设置。第五次实验预习要求第五次实验预习要求任务：集成计数器及其应用任务：集

53、成计数器及其应用 设计设计2424进制、进制、6060进制计数电路进制计数电路 设计设计1212归归1 1计数设计计数设计选用器件选用器件:74LS290:74LS290（2-5-102-5-10计数器）计数器） 74LS16174LS161（1616进制计数器）进制计数器） 门电路门电路2424进制参考电路进制参考电路 Q QD2D2Q QC2C2Q QB2B2Q QA2 A2 Q QD1D1Q QC1C1Q QB1B1Q QA1 A1 =0 0 1 0 0 1 0 0 =0 0 1 0 0 1 0 06060进制参考电路进制参考电路 Q QD2D2Q QC2C2Q QB2B2Q QA2 A

54、2 Q QD1D1Q QC1C1Q QB1B1Q QA1 A1 =0 1 0 1 1 0 0 1 =0 1 0 1 1 0 0 11001100101010101讨论讨论60进制进制100110010101010112归归1计数器设计计数器设计 要求：用要求：用2位十进制数位十进制数BCD码表示计数状态。码表示计数状态。 计数状态：计数状态：十位十位 个位个位0000 00010000 00100000 00110000 01000000 01010000 01100000 01110000 10000000 10010001 00000001 00010001 0010十位十位 个位个位 0

55、 0001 0 0010 0 0011 0 0100 0 0101 0 0110 0 0111 0 1000 0 1001 1 0000 1 0001 1 0010或者或者译码电路译码电路74LS48212归归1计数器计数器十进制十进制计数便计数便于译码于译码显示输显示输出。出。290：2510异步计数器异步计数器 异步清异步清0，异步置数。，异步置数。1、用、用74LS290实现实现12归归1 Q3 Q2 Q1 Q0CP2 CP1 RO1RO2 SO1SO2二进制二进制五进制五进制组成十组成十进制进制也可组成十也可组成十进制进制 Q3 Q2 Q1 Q0CP2 CP1 RO1RO2 SO1SO

56、2二进制二进制五进制五进制290290（1 1）290290（2 2）10CP入入CP1Q0二进制二进制CP2Q3 Q2 Q1五进制五进制CP1Q0二进制二进制当当Q Q2121Q Q1818Q Q1414Q Q1212Q Q11 11 =1 0011时时, (2)片清片清0 、(1)片保持不变，仍为片保持不变，仍为1, 结果使结果使 Q Q2121Q Q1818Q Q1414Q Q1212Q Q11 11 =0 0001，实现，实现12归归1的计数。的计数。当当Q Q1818Q Q1414Q Q1212Q Q11 11 组由组由1001 0000时时,产生十位的计数脉冲产生十位的计数脉冲,Q

57、 Q2121由由0 01 1。由由Q Q2121和和Q Q1818Q Q1414Q Q1212Q Q11 11 组成十位和个位。上电后全为组成十位和个位。上电后全为0。1212归归1 1电路电路分析分析: :Q18 Q14 Q12 Q11个位个位组成个位组成个位组成十位组成十位&Q21十位十位74LS29074LS290实现实现1212归归1 1电路电路2、用、用74LS163实现实现12归归174LS163: 16进制计数器，同步清零，同步置数；进制计数器，同步清零，同步置数； ETEP1时计数。时计数。74LS161功能表功能表CP Cr LD ET EP Q3Q2Q1Q0 0 1 0 1

58、 0 置数置数 1 1 1 1 计数计数 0 保持保持 QC=ET Q3 Q2 Q1 Q02、用、用74LS163实现实现12归归1原理：原理： 由两片由两片74LS163分别组成个位和十位的同步计数电路。分别组成个位和十位的同步计数电路。Q Q1313Q Q1212Q Q1111Q Q1010Q Q2323Q Q2222Q Q2121Q Q2020个个位位十位十位cp2、用、用74LS163实现实现12归归1原理：原理：11 0 0 1 个位个位ET1 1EP1 11进行十进制计数进行十进制计数(09)， 当计数到当计数到1001时时CRCR1 1=0， 同时使同时使ET2 2EP2 21

59、，允许十位开始计数。，允许十位开始计数。&Q Q1313Q Q1212Q Q1111Q Q1010Q Q2323Q Q2222Q Q2121Q Q2020个个位位十十位位cp2、用、用74LS163实现实现12归归1原理：原理： 当第当第10个个CP到来后，个位清到来后，个位清0，十位计，十位计1。0 0 0 00 0 0 11&Q Q1313Q Q1212Q Q1111Q Q1010Q Q2323Q Q2222Q Q2121Q Q2020个个位位十十位位cp2、用、用74LS163实现实现12归归1原理：原理：0 0 1 00 0 0 1 当第当第12个个CP到来后，即计数到到来后，即计数到

60、1 0010时，使时，使 LDLD1 1LDLD2 20，准，准备置数。备置数。 十位置十位置0000，个位置，个位置0001。&0011&Q Q1313Q Q1212Q Q1111Q Q1010Q Q2323Q Q2222Q Q2121Q Q2020个位个位十位十位cp2、用、用74LS163实现实现12归归1原理：原理： 当第当第13个个CP到来后完成置数，计数器归到来后完成置数，计数器归1 ，完成，完成12归归1计数。计数。0 0 0 10 0 0 0&0011&Q Q1313Q Q1212Q Q1111Q Q1010Q Q2323Q Q2222Q Q2121Q Q2020个个位位十位十