嵌入式的实验报告

1、嵌入式实验报告专 业： 电子信息工程 班 级： 学 号： 姓 名： 2014年5月实验一、LED控制实验一、实验目的1、通过实验掌握LED 的显示控制方法；2、通过实验加深对数码管动态显示工作原理的掌握。二、实验内容编写程序使实验板上八段数码管显示任意四位0到9的字符。三、实验原理1) 八段数码管嵌入式系统中，经常使用八段数码管来显示数字或符号，由于它具有显示清晰、亮度高、使用电压低、寿命长的特点，因此使用非常广泛。􀁺 结构八段数码管由八个发光二极管组成，其中七个长条形的发光管排列成“日”字形，右下角一个点形的发光管作为显示小数点用，八段数码管能显示所有数字及部份英文字母。见

2、图1。图1􀁺 工作原理以共阳极八段数码管为例，当控制某段发光二极管的信号为低电平时，对应的发光二极管点亮，当需要显示某字符时，就将该字符对应的所有二极管点亮；共阴极二极管则相反，控制信号为高电平时点亮。2) 电路原理本实验电路中使用的是共阴极八段数码管。数码管的显示由芯片74ls40进行驱动，它的DIG1DIG8 引脚输出LED显示所需的位驱动信号，而SEGASEGG 及DP 引脚输出LED 显示所需的段驱动信号。图2 八段数码管连接电路四、实验步骤使用USB下载线连接实验平台主板上的Jtag口和PC机的USB口，并用USB连接线连接实验平台主板上的USB口和主机的另一个US

3、B口（作为电源连接）使用杜邦 线连接实验主板的扩展口和数码管多孔板。1）.建立项目文件夹E:/work/sy1并编译设计文件。2）.建立Verilog HDL文件工程。3）.编译成功后进行仿真测试。4）.引脚锁定。5）.全程编译。6）.下载测试。五、实验过程及结果LCD仿真之前： 仿真：实验二、矩阵屏显示实验一、实验目的1 实现CPLD 对LCM 的控制；2 了解LCM 的工作时序和LCM 控制器相关指令。二、实验内容1 实现CPLD对LCM 的控制，使LCM 能够正常工作；2 显示字符：CPLD testing now！(也可自定设定)。三、实验要求1 对静态显示字符的位置进行调整，分别实现

4、左对齐和居中对齐。四、实验原理1 实验平台介绍该实验的平台为：实验母板和LCM 模块。LCM 是指液晶显示驱动模块，它由三部分组成，包括LCD 控制器、LCD 驱动器和LCD 显示装置。其中，LCD 控制器用于与MAX II 芯片进行沟通，LCD 驱动器负责点亮LCD 显示装置。目前的LCM 模块一般将LCD 控制器、LCD 驱动器集成到一块IC 芯片上。本实验通过编程，由母板提供时钟及其它必要的控制信号及数据信号，实现与LCD 控制器的沟通。2 LCD 控制器、驱动器集成芯片介绍虽然不同厂家的LCM 上的此类IC 芯片各不相同，但是其基本原理是一致的。在此以HD44780 为例，对此类集成I

5、C进行介绍。（1） 硬件工作原理图1 为HD44780 的内部示意图。各部分功能如下：图1、HD44780 内部示意图（2） DDRAM 数据显示用的RAM（Data Display RAM）这块存储器是用来存放我们要LCM 显示的资料，只要将标准的ASCII 码放入DDRAM 中，内部线路会自动以该ASCII 码为地址，对照表8.1，将相应的数据送到显示器上。DDRAM 有80bytes 空间，共可显示80 个字。其记忆体地址与实际显示位置的排列顺序与LCM 型号有关。如图2（A）为16 字*1 行的LCM，它的地址从00H 到0FH；（B）为20 字*2 行的LCM，第一行地址从40H 到

6、53H；（C）为20 字*4 行的LCM，其地址的排列如图所示。图2、地址与显示位置对应图i. CGROM 字符产生器的ROM（Character Generator ROM）这一块储存器存储了192 个5*7 的点矩阵字型，CGROM 的字型仅能读出不能写入。字型或字符排列方式也ASCII码相同。如字符码41H 为A 字符。字符与字符码对照表如表1。ii. CGRAM 字符、字型产生器的RAM（Character Generator RAM）这一块贮存体是供使用储存自行制造特殊造型的造型码的RAM，CGRAM 共有512bits（64*8bits）。一个5*7点矩阵字符型需8*8bits，所

7、以CGRAM 最多可存8 个造型。iii. IR-指令寄存器（Instruction Register）IR 寄存器负责存储Cyclone II 要写给LCM 的指令码。当Cyclone II 要下一个命令到IR 寄存器时，必须要控制LCM 的RS、R/W 及E 这三个引脚。当RS 及R/W 引脚信号为0，E 引脚信号由1 变为0 时，就会把在DB0-DB7引脚上的数据存入IR 寄存器。字符与字符码对照表如下：iv. DR-数据寄存器（Data Register）当RS及R/W 引脚信号为1，E 引脚信号由1 变为0 时，LCM 会将DR 寄存器内的资料由DB0-DB7 输出以供MAX II

8、读取；当RS 引脚信号为1，R/W 引脚信号为0，E 引脚信号由1 变为0 时就会把在DB0-DB7 引脚上的数据存入DR 寄存器。v. BF-忙碌信号（Busy Flag）BF 的功能为告诉Cyclone II，LCM 内部是否正忙着处理资料，当BF=1 时，表示LCM 内部正在处理资料，不能接受Cyclone II 送来的指令或数据。LCM 设置BF 的原因为外部处理器（Cyclone II）处理一个指令的时间很短，只需几微秒，而LCM 得花40us1.64ms 的时间，所以处理器要写数据或指令到LCM 之前，必须先查看BF 是否为0。vi. AC-地址计数器（Address Counte

9、r）AC 的工作是负责计数写到CGRAM 或DDRAM 的数据地址，DDRAM 的CGRAM 读出数据的地址。（3） 控制器指令介绍五、 实验方案及实现在LCD 上显示静态字符串程序流程图如下，进行静态字符的对齐设置在Set address 这一步骤中进行，即设置LCM 起始字符的显示位置。六、 实验步骤本实验是在开发系统母板及LCM 模块联合平台上进行，管脚分配关系见PDF文档。实验步骤如下：1.建立项目文件夹E:/work/sy2并编译设计文件。2.建立Verilog HDL文件工程。3.编译成功后进行仿真测试。4.引脚锁定。5.全程编译。6.下载测试。七、实验结果实验三 

10、60;触摸屏控制实验一、实验目的 1、通过实验掌握ADC0809的工作原理、流程及其操作控制；2、通过实验加深对ADC0809工作时序的掌握。二、实验设备1、硬件：CPLD实验开发平台，USB下载线，ADC0809模块接口电路(自制)，PC 机；2、软件：Quartus_II开发环境，Windows 98/2000/NT/XP。三、实验内容设计分压电路，利用基于CPLD控制的ADC 模块（ADC0809），把分压值转换为数字信号，并通过LED发光二极管观察转换结果。四、实验原理1） A/D 转换的一般步骤图 1 模拟量到数字量的转换过程模拟信号进行A/D 转换的时候，从启动转换到转换结束输出数

11、字量，需要一定的转换时间，在这个转换时间内，模拟信号要基本保持不变。否则转换精度没有保证，特别当输入信号频率较高时，会造成很大的转换误差。要防止这中误差的产生，必须在A/D 转换开始时将输入信号的电平保持住，而在A/D 转换结束后，又能跟踪输入信号的变化。因此，一般的A/D 转换过程是通过取样、保持、量化和编码这四个步骤完成的。一般取样和保持主要由采样保持器来完成，而量化编码就由A/D 转换器完成。本实验采用ADC0809做A/D转换实验。ADC0809是一种8路模拟输入、8位数字输出的逐次逼近法A/D器件，转换时间约100us，转换精度为±1/512，适用于多路数据采集系统。ADC

12、0809片内有三态输出的数据锁存器，故可以与CPLD直接接口。五、ADC转换控制流程框图：               六、实验步骤1.建立项目文件夹E:/work/sy3并编译设计文件。2.建立Verilog HDL文件工程。3.编译成功后进行仿真测试。4.引脚锁定。5.全程编译。6.下载测试。7. 调节电位器改变模拟量输入的值，在数码管最后二位应显示转换好的相应的数字量。其模拟量与数字量对应关系的典型值为：000H  &#

13、160;2.5V80H     5VFFH七、实验结果实验四、实时时钟实验一、实验目的1、了解基于CPLD的数字电子时钟实现原理及设计方法。2、掌握Quartus_II 环境下的模块程序设计方法。二、实验仪器1、硬件：CPLD实验开发平台，USB下载线，PC 机；2、软件：Quartus_II开发环境，Windows 98/2000/NT/XP。三、实验原理  1）  数字电子时钟的基本结构秒 数字电子时钟是由分频器、计数器、译码器和显示器电路所组成的。晶体振荡器产生的时标信号经过分频器形成秒信号，秒信号输入计数器

14、进行计数，并把累计结果以“时”、“分”“秒”的数字显示出来。数字钟的逻辑图如下：十位显示个位显示十位显示个位显示十位显示个位显示译码器译码器译码器译码器译码器译码器计数器计数器计数器计数器计数器计数器   时分 分频与整形电路50MHz时钟脉冲输入 2）计数电路数字钟的读数电路是用两个六十进制和一个二十四进制(或十二进制)计数器实现的。六十进制计数器应由一个十进制计数器与一个六进制计数器组成，分别对秒(或分)的个位和十位进行计数。本实验用二十四进制计数器作为“时”位计数器，它的计数序列是00，01，02，23，00，也就是当计数器计到23时59分59秒时，若再输入一个秒脉冲，计数器就进到00时00分00秒。数字钟计数电路的设计可用反馈归零法。当计数器正常读数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号随即将计数电路清零，实现相应模的循环计数。以六十进制为例，当计数器从00,01,02，,59计数时，反馈门不起作用，只有当第60个脉冲到来时，反馈信号随即将计数电路清零，实现模为60的循环计数。四、实验内容与步骤实验内容1：正