数字电子电路与逻辑刘可文主编第五章组合逻辑电路答案

1、数字电子技术基础习题解答习 题5题5-1 逻辑电路如图5-1所示，列出对应逻辑电路的真值表。图5.1表5.1 图5.1所示电路对应的真值表ABSCABSC0000101001101101解：图5-1所示的逻辑电路，S的逻辑表达式为：，C的逻辑表达式为：。电路所对应的真值表如表5-1所示。题5-2 分析图5-2所示逻辑电路的逻辑功能，并且列出真值表。图5-3 图5-2解：图5-2所示的逻辑电路，输出变量Y0、Y1的逻辑表达式为：，。电路所对应的真值表如表5-2所示。表5-2 图5-2所示逻辑电路的真值表ABCDY1Y0ABCDY1Y0ABCDY1Y0ABCDY1Y0000000010000100

2、000110000000110010110100110110101001000011010101000111010001101011101101101111101电路的功能分析，从函数表达式以及逻辑真值表，输出变量和输入变量之间没有明显的有规律的逻辑关系，由此可以看出，可以认为电路逻辑功能为两个逻辑函数的产生电路。实现，逻辑函数的运算。题5-3 写出如图5-3所示逻辑电路输出函数表达式，并且列出真值表。解：图5-3所示的逻辑电路，输出变量F的逻辑表达式为.电路所对应的真值表如表5-3所示。表5-3 图5-3逻辑电路的真值表ABCFABCFABCFABCF00010100100011010010

3、011110111111题5-4 利用与非门实现下列函数所描述逻辑功能的逻辑电路。(1) ， (2) ，(3) ， (4) ，(5) ， (6) ，解：利用反演定律，将各个逻辑函数转换成“与非”表达式为(1) ，(2) ，(3) ，(4) ，(5) ,(6) 。根据逻辑函数的相应“与非”表达式作出各个逻辑函数的逻辑电路图如图5-4所示。F1图5-4 题5-4（1、2、3、4、5、6）各个小题的逻辑电路图A1B1C1D1F3F5F2F4F6题5-5 利用或非门实现下列函数所描述逻辑功能的逻辑电路。(1). (2). (3). (4). (5). 解：利用如图5-5(1)、(2)、(3)、(4)、

4、(5)、(6)所示的逻辑函数“卡诺图”，将逻辑函数化简并利用反演定律，将各个逻辑函数转换成“或非”表达式为(1). =m(0,1,2,4,6,10,14,15)(2). (3). (4). (5). 。图5-5（3） 习题5-5（3）逻辑函数卡诺图0001111000010101010111xxxx1011x0CDAB图5-5（2） 习题5-5（2）逻辑函数卡诺图00011110000110010101110001101110CDAB图5-5（1） 习题5-5（1）逻辑函数卡诺图00011110001101011001110011100001CDAB图5-5（5） 习题5-5（5）逻辑函数卡诺

5、图00011110000011010011110011101111CDAB图5-5（4） 习题5-5（4）逻辑函数卡诺图000111100001x101x001110000100000CDAB图5-5（6） 题5-5（1）、（2）、（3）、（4）、（5）小题的逻辑电路图A1B1C1D1L3111111L21111L4111L11111L5111根据各个逻辑函数的最简“或非”表达式，作出逻辑电路如图5-5（6）所示。题5-6 设有两个组合逻辑电路，电路的输入信号波形如图5-6中的A、B、C所示，电路的输出信号波形如图中的Z、L所示，写出符合如图中所描述逻辑功能的Z、L简化逻辑表达式，并画出这两个

6、组合逻辑电路。图5-6 解：根据图5-6（a）所示的波形图，输入信号波形组合与输出信号的关系，若高电平赋值“1”，低电平赋值“0”，则输入信号（ABC）的取值组合为010，100，101时，Z=1；输入信号（ABC）的取值组合为010，100。111时，L=1。赋值为1时，对应变量用原变量表示，为0时用反变量表示，逻辑电路的输出Z、L的逻辑表达式为， 。图5-6（a） 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 0 图5-6（b） 题5-6的逻辑电路图A1B1C1ZL根据电路的输出Z

7、、L与输入ABC的逻辑表达式（与非式）两个输出的逻辑电路如图5-6（b）所示。 题5-7设计一个五人抢答逻辑电路，要求最先输入者输入有效，其他落后者一律无效。获得最先输入者，对应的输出端输出低电平信号，其他落后者对应的输出高电平信号。解：五人抢答器，对应的输入为每个人的抢答输入信号，输出为对应于每个人的抢答输出，所以输入和输出都是五个，设定输入信号为A、B、C、D、E，输出为Y4、Y3、Y2、Y1、Y0若A优先抢答，则Y4输出为低电平，即“0”，其他依次类推。假定输入抢答按钮具有锁定功能，输入低电平有效，则抢答器的逻辑表达式为，。根据逻辑函数表达式，作出五人抢答器的逻辑电路图如图5-7所示。图

8、5-7 题5-7 五人抢答器的逻辑电路图A1B1C1D1E1Y3Y2Y1Y0Y4+VccR题5-8设计一个密码锁的控制电路，电路具有两路输出，一路为开锁信号，一路为报警信号输出。用钥匙打开电源开关，并输入数码1010时，输出高电平开锁信号，用钥匙打开电源开关，输入数码不为1010时，电路输出高电平报警信号。解：设定输入数码用ABCD表示，输入“1”时用原变量表示，输入0时用反变量表示；钥匙打开电源开关S接通电源为高电平输入信号，反之为低电平输入信号，输出开锁信号Y1、输出报警信号用Y0表示。则密码控制电路的逻辑表达式为，根据逻辑表达式，作出逻辑电路如图4.9所示。图5-8 题5-8 密码锁的控

9、制电路的逻辑电路图A1B1CDR1Y0Y1+VccS题5-9设计一个能够将8421码转换成循环码（雷格码）的逻辑电路。解：8421码与循环码的对应关系如真值表5-9所示。表5-4 8421码与循环码的对应关系如真值表ABCDg3g2g1g0ABCDg3g2g1g0ABCDg3g2g1g0ABCDg3g2g1g000000000010001101000110011001010000100010101011110011101110110110010001101100101101011111110100100110010011101001011111011111000根据真值表，表示g3、g2、g1

10、、g0相对应逻辑函数的“卡诺图”如图5-9（1）、(2)、(3)、(4)所示。其中g3=m(815)，g2=m(411)，g1=m(25,1013)，g0=m(1,2,5,6,9,10,13,14)。利用对应逻辑函数“卡诺图”化简逻辑函数得到：g3=A, g2=AB，g1=BC，g0=CD。 图5-9（2） 习题5-9表示g2逻辑函数的卡诺图00011110000000011111110000101111CDABg200011110000011011100111100100011CDABg1图5-9（3） 习题5-9表示g1逻辑函数的卡诺图000111100001010101011101011

11、00101CDABg0图5-9（4） 习题5-9表示g0逻辑函数的卡诺图00011110000000010000111111101111CDABg3图5-9（1） 习题5-9表示g3逻辑函数的卡诺图 图5-9(5) 题5-9 8424码转换成循环码的逻辑电路图ABCDg2g3111g0g1根据化简后的逻辑函数表达式，显然采用异或门构成逻辑电路较为简单，其逻辑电路如图5-9（5）所示。题5-10分别说明检查、消除竞争冒险现象的几种方法。答：检查、消除竞争冒险现象的方法有：1.代数法当函数表达式在一定条件下可以简化成， 或的形式时，X的变化可能引起冒险现象。2.“卡诺图”法图5-10如果两“卡诺圈

12、”（卡诺图中的相邻项包围圈）相切，而相切处又未被其他“卡诺圈”包围，则可能发生冒险现象。如图5-10（a）所示电路，其“卡诺图”如图5-10(a)所示，该图上两“卡诺圈”相切，当输入变量A、B、C由111变为110时，F从一个“卡诺圈”进入另一个“卡诺圈”，若把圈外函数值视为0，则函数值可能按1 - 0 - 1变化，从而出现输出信号产生毛刺。3. 实验法两个以上的输入变量同时变化引起的功能冒险难以用上述方法判断。因而发现冒险现象最有效的方法是实验。 利用示波器仔细观察在输入信号各种变化情况下的输出信号，发现毛刺则分析原因并加以消除，这是经常采用的办法。 题5-11分别说明根据下述逻辑函数构成的

13、逻辑电路是否存在竞争冒险。(1) ， (2) ，(3) ， (4) 。解：采用代数法进行检查，逻辑函数(1) ，当B=0，C=1时，所以存在竞争冒险。逻辑函数(2) ，当A=1，C=1时，所以存在竞争冒险。逻辑函数(3) ，当B=0，C=1时，所以电路不存在竞争冒险。逻辑函数(4) 。不管A、B、C以何种组合取值，都不存在， 或的形式，所以电路不存在竞争冒险。题5-12用两片74LS148组成16位输入、4位二进制输出的优先编码器件，逻辑图如图5-11所示，试分析电路的工作原理，EI2应输入高电平还是低电平？图5-11 题5-12 逻辑电路图解：根据74LS148集成优先编码器的逻辑功能，使能

14、输入端EI端输入低电平时，可以进行编码输入，如果此时存在编码输入信号，则编码器输出编码对应的信号（低电平有效），同时输出使能端EO输出高电平，标志位GS端输出低电平。如果此时无编码输入信号，则EO端输出低电平，GS端输出高电平。根据电路连接的情况，编码的优先输入为I15，依次到I0。EI2输入低电平时，编码器首先是对I15I8的输入进行编码，对应的输出码为00000111，当I15I8的无输入编码信号时，EO2输出低电平，使得EI1输入低电平，编码器对I7I0的输入进行编码，对应的输出码为10001111。题5-13 用与非门组合及集成芯片74xx147实现09十个数字（I0I9）的输入编码器

15、，要求输入具有使能输入端，输出具有输出使能输出端和标志位输出端。在输入使能端输入低电平情况下，当I0I9任一个输入低电平时，输出使能端输出高电平，标志位输出低电平；当I0I9输入全为高电平时，输出使能端输出低电平，标志位输出高电平。在使能输入端输入高电平时，编码输入低电平无效，所有输出为高电平。解：根据题目的要求，由于在无效编码时，所有输出为高电平，所以编码器的编码输出应用低电平输出有效，编码器的真值表如表5-5所示。 表5-5 8421 BCD码编码表输 入输 出EiI9I8I7I6I5I4I3I2I1I0DCBAEOGS1xxxxxxxxxx111111011111111111111010

16、0111111111011010010111111110111100110111111110001001110111111100110011110111111010100111110111110111001111110111110010011111110111101100111111110111101001111111110111110根据真值表5-5，可以得到编码器的逻辑表达式为：(式5.4)图5-12 题5-13的逻辑电路图I9I7I5I6I4I31EiI2I8I1I0&D&&B&&A&&C&1&Eo&GS&a

17、mp;根据式5.4作出逻辑电路图如图5-12所示。题5-14试用适当的与非门组合及四片74LS348构成325线编码器，并说明电路的编码过程。解：74LS348集成编码器的逻辑功能为83线优先编码器，输出为低电平有效，使能输入端Ei为低电平输入有效，当输入端输入低电平使能时，如有编码输入信号，使能输出端Eo输出“1”，输出标志位GS输出“0”信号，反之，如无编码输入信号，Eo输出“0”，输出标志位GS输出“1”信号。要利用四片74LS348集成编码器构成325线编码器，编码增加的两个输出信号应用这四片集成编码器的标志位进行编码产生，构成42线编码器。 构成的编码表如下表所示。表5-6习题5-1

18、4扩展编码表输入编码器输出数码GS3GS2GS1GS0A3A4GS01110001011010110110011101101111111根据上表写出扩展后的编码输出信号的逻辑函数方程式为 根据上式作出逻辑电路图如图5-13所示。图5-13 用74LS348扩展为325线编码器的逻辑电路图A0A1A2EOGSEiA3&I31I30I29I28I27I26I25I24A2A1A074LS348（）EiGS3EoI7I6I5I4I3I2I1I0I23I22I21I20I19I18I17I16A2A1A074LS348（）EiGS2EoI7I6I5I4I3I2I1I0I15I14I13I12I

19、11I10I9I8A2A1A074LS348（）EiGS1EoI7I6I5I4I3I2I1I0I7I6I5I4I3I2I1I0A2A1A074LS348（）EiGS0EoI7I6I5I4I3I2I1I0&&A4图5-14 题5-15的逻辑电路图EOI15I14I13I12I11I10I9I8A2A1A074LS348（）EiGS1EoI7I6I5I4I3I2I1I0I7I6I5I4I3I2I1I0A2A1A074LS348（）EiGS0EoI7I6I5I4I3I2I1I0发光二极管指示Ei+5VY15Y14Y13Y12Y11Y10Y9Y874LS138（）E1A2A1A074L

20、S138（）E2AE2BE1oY7Y6Y5Y4Y3Y2Y1Y0Y7Y6Y5Y4Y3Y2Y1Y0A2A1A0E2AE2BY7Y6Y5Y4Y3Y2Y1Y01111题5-15 某医院有16个病房，病人通过按钮开关向护士值班室紧急呼叫请求，护士值班室装有相对应病房的指示灯。病房的紧急呼叫请求按第一号病房的优先级别最高，第十六号紧急呼叫请求的级别最低。即就是当一号病房出现紧急呼叫请求时，其他病房的请求无效，依次类推，只有第一到第十五号病房都无紧急请求时，十六号病房的请求才有效。使用74LS348集成芯片，适当的门电路芯片和指示器件设计实现此功能的逻辑电路。解：假定输入请求按钮信号具有保持功能，则这一命题

21、的实现可以采用优先编码器实现，将83线优先编码器74LS348集成芯片扩展为十六输入，4输出的编码器，可以实现输入请求要求，再利用门电路组成416线的译码器输出，就可以实现，或者利用83线集成译码器74LS138芯片扩展成416线的译码器可以实现输出指示。采用后者的逻辑电路如图5-14所示。图中，由于74LS编码器的输出是低电平有效，而译码器的输入是正逻辑赋值的译码功能，所示利用非门转换。题5-16利用与非门设计一个译码器，译出对应ABCD=0010、1010、1110状态的三个信号。若用集成416线译码器74LS159能否译出上述状态信号，作出电路图加以说明。解：利用“与非门”组合可以直接译

22、出对应ABCD=0010、1010、1110状态的三个信号，分别为L3、L2、L1，译码结果为输出低电平有效，逻辑电路如图5-15（1）所示。若用集成416线译码器74LS159也能译出对应ABCD=0010、1010、1110状态的三个信号。只要将译码器74LS159的两个使能输入端直接输入低电平，ABCD输入到译码器的数码输入端，其中A接到高位输入端，依次到D为最低位，选择译码器74LS159的输出L3=Y2、L2=Y10、L1=Y14作为对应的输出信号就可以了对应的逻辑电路图如图5-15（2）所示。因为常用的4线-16线译码器集成芯片74××159等型号芯片，有两个使

23、能控制输入端，两个使能输入端为低电平输入时，实现将4位二进制码译成输出端编号为015这16个相对应的低电平输出；当两个使能端输入不全为低电平时，16个输出端输出全为高电平。图5-15（2） 题5-16的逻辑电路图74LS159L3A2A1A0E2E1Y7Y6Y5Y4Y3Y2Y1Y0A3Y15Y14Y13Y12Y11Y10Y9Y8BCDAL2L1图5-15（1） 题5-16的逻辑电路图A1B1D1L3&&&C1L2L1题5-17用编码器，译码器，七段显示器及门电路的组合设计一个8人抢答电路。抢答者用琴键按键输入抢答信号，琴键按键具有“自锁”功能。要求电路能够显示抢答者的对

24、应编码。7448图5-16 题5-17的逻辑电路图+VCCEOA2A1A074LS348（）EiGS0EoI7I6I5I4I3I2I1I0111+VccRA71A01A11A21A31A41A51A61Y2Y1Y0Y3Y6Y5Y4Y7LTABCDRBORBIadfgcebadfgceb 解：8人抢答器，对应的输入为每个人的抢答输入信号（低电平有效），输出为对应于每个人的编码，设定输入信号为A7、A6、A5、A4、A3、A2、A1、A0，对应抢答者有效的输入信号，输出为Y7、Y6、Y5、Y4、Y3、Y2、Y1、Y0，若A7优先抢答，则Y7输为低电平，即“0”，其他依次类推。然后，再用优先编码器对

25、抢答器的输出进行编码以及译码显示。假定输入抢答按钮具有锁定功能，输入低电平有效，则抢答器的逻辑表达式为，。，。根据逻辑函数表达式，作出8人抢答器的逻辑电路图及编码、译码显示电路如图5-16所示。无抢答其输入时，显示8，其他情况显示07。题5-18试用38线译码器和两个与非门设计一位全加器的逻辑电路，输入为加数和被加数以及低位的进位；输出为和数以及向高位的进位。解：一位全加器的输入有三个输入信号，被加数A，加数B，低位的进位数C-1；输出为和数S、向高位的进位数C。根据加法运算，输出变量与输入变量之间函数关系的真值表如表5-18所示。根据真值表5.18，输出变量的逻辑函数表达式为： 利用38线译

26、码器实现逻辑函数的功能，一位加法器的逻辑电路如图5-17所示。图5-17 习题5-18的逻辑电路图C&ABC-1+5V74LS138E1oA2A1A0E2AE2BY7Y6Y5Y4Y3Y2Y1Y0S&表5-7 习题5-18的真值表ABC-1SCABC-1SC0000010010001101010101010110010110111111BCDA图5.18 题5.19的逻辑电路图+5VZ9Z874LS138（）E1A2A1A074LS138（）E2AE2BE1oA2A1A0E2AE2BZ7Z6Z5Z4Z3Z2Z1Z01Y7Y6Y5Y4Y3Y2Y1Y0Y15Y14Y13Y12Y11Y

27、10Y9Y8题5-19试用两块74LS138集成译码器和必要的与非门设计按5421码编码的一位十进制数地址译码器。解：根据题目的要求，首先是将38线集成译码器74LS138扩展为416线译码器。然后，将按5421码编码的一位十进制数的数码（ABCD）作为416线译码器的输入信号，译码输出为低电平有效。由于5421码编码的一位十进制数的有效编码为0000、0001、0010、0011、0100、1000、1001、1010、1011、1100，其他为无效数码。若译码的输出用Z0、Z1、Z2、Z3、Z4、Z5、Z6、Z7、Z8、Z9表示对应的输出。则Z0Y0、Z1=Y1、Z2=Y2、Z3=Y3、Z

28、4=Y4、Z5=Y8、Z6=Y9、Z7=Y10、Z8=Y11、Z9=Y12。具体电路如图5.18所示。图5-19 题5-20的逻辑电路图BCDA174LS151（）EA2A1A074LS151（）YEA2A1A01D7D6D5D4D3D2D1D0D15D14D13D12D11D10D9D8YWYW题5-20用两片八选一数据选择器74LS151连接成16选一数据选择器，试画出其逻辑图。解：八选一数据选择器74LS151的使能端E输入低电平时，其逻辑功能可以用逻辑表达式， 表示；Y端的输出为高电平有效，W端的输出为低电平有效。故此，用两片八选一数据选择器74LS151连接成16选一数据选择器的逻辑

29、电路如图5-20所示。ABCD为通道选择控制码，当A=0时，根据BCD的取值组合，选择D0D7各端中的一个输入数据送到输出端Y；当A=1时，根据BCD的取值组合，选择D8D15各端中的一个输入数据送到输出端Y。题5-21试用一片8选1数据选择器74LS151实现如下的逻辑函数：解：逻辑函数F为四变量逻辑函数，用8选1数据选择器74LS151实现该逻辑函数，属于j>n的情况，定义低位变量为BCD，并作为用8选1数据选择器74LS151的通道控制码输入端输入信号，最高位变量为A，作为多余变量处理。当A=0时，当A=1时，所以，数据输入端的输入信号为D0、D2、D3、D4等输入端输入A信号，D

30、6=1（A=0或1都包含的最小项）D7输入信号，其他各个输入端输入“0”信号。故此，用一片8选1数据选择器74LS151实现逻辑函数的逻辑电路如图5.21所示。图5-21 题5-21的逻辑电路图1BCDF74LS151EA2A1A0D7D6D5D4D3D2D1D0Y0WA“1”题5-22有三个人进行表决，当仲裁者按下表决按键时，进行表决， 否则表决无效，试用数据选择器设计实现此功能的逻辑电路。解：三人表决器的真值表如表5.23所示。表决的结果用F表示，根据真值表5.22，则。选用8选1数据选择器74LS151实现这一逻辑电路。ABC输入变量可以直接从8选1数据选择器74LS151的通道控制码输

31、入端输入，函数F所包含的最小项对应的数据输入端输入“1”信号，其他数据输入端输入“0”，从数据选择器74LS151的数据输出端输出函数F的输出信号，仲裁者的按键(用S表示 )控制信号可以用作使能端的输入信号。连接电路图如图5.22所示。题5-23试用一个8选1数据选择器和必要的门电路设计一个具有两个功能控制信号C，D输入，两变量A，B输入的函数产生电路。当CD0时，输出FAB（相或运算），C0，D1时，输出FAB（相与运算），C1，D0时，输出FAB（异或运算），C1，D1时，输出FAB（同或运算）。解：用ABC作为数据选择器的通道控制输入变量，D当成多余变量处理。根据命题的要求，当D=0时，

32、所要设计的逻辑电路输入变量与输出变量之间的逻辑关系可以用真值表如表5-23（1）所示。当D=1时，所要设计的逻辑电路输入变量与输出变量之间的逻辑关系可以用真值表如表5-23（2）所示。表P5-23（2） 题5.23真值表（2）表P5-23（1） 题5.23真值表（1）图5.23 题5.23的逻辑电路图1ABCF74LS151EA2A1A0D7D6D5D4D3D2D1D0Y0WD“1”根据真值表5.24（1）当D=0时，根据真值表5.24（2）当D=1时，选用8选1数据选择器74LS151实现这一逻辑电路。ABC输入变量可以直接从8选1数据选择器74LS151的通道控制码输入端输入， 74LS1

33、51集成芯片Y端的输出信号等于F，数据选择器74LS151的数据输入端输入信号为：D2、3、4、5等于，D1、7等于D，D6端输入信号为“1” ，D0端输入信号为“0”。连接电路图如图5.24所示。题5-24试用与非门设计能够实现两个2位二进制数（A1A0），B（B1B0）数值大小比较器逻辑电路。输出为FA>B，FA<B，FA=B。解：实现数值大小比较，原则是首先比较高位数的大小，若高位数相等，再考虑比较低一位的大小，依次类比一直到最后得出结论。而两个一位二进制数A0、B0的大小比较，A0>B0的条件是，A0<B0的条件是，A0=B0的条件是=A0B0。故此，一位数值比

34、较器的逻辑电路如图5.24（1）所示。两个两位二进制数的大小比较的逻辑真值表如表5-24所示。根据表5-24所示。A>B、A<B、A=B的逻辑表达式分别为：11&&1BPA>B图5-24（1）一位数值比较器逻辑电路图APA=BPA<BFA>BFA=BFA<B图5.24（2） 题5.25的逻辑电路图(2)A11B11B01A01&&&&&&&&&&&&& ，。根据这些逻辑表达式，可以作出两位数值比较器的逻辑电路图如图5.24（2）所示。题5-

35、25试用3片四位数值比较器74xx85和不多于5个门电路设计能够实现三个四位二进制数A（A3A2A1A0），B（B3B2B1B0），C（C3C2C1C0）的大小比较。电路的输出信号为A或C为最大，或最小；三个数相等的输出。解：分别使用74LS85、结成芯片实现A与 B、A与C、B与C的大小比较，显然，A最大的条件是同时满足FA>B、FA>C同时输出为“1”，最小的条件是同时满足FA<B、FA<C同时输出为“1”；C最大的条件是同时满足FC>A、FC>B同时输出为“1”，最小的条件是同时满足FC<A、FC<B同时输出为“1”。三个数相等的条件是FA=B、FA=C同时输出为“1”。所以，实现三个四位二进制数A（A3A2A1A0），B（B3B2B1B0），C（C3C2C1C0）的大小比较，且要求电路的输出信号为A或C为最大，或最小；三个数相等的输出，逻辑电路如图5-25所示。FC最小 A0C0A1A2C1C2A3C3IA<B0IA>BIA=BFA>CFA<CFA=C74LS85 01A0C0A1A2C1C2A3C3B0C0B1B2C1C2B3C3IA<B0IA>BIA=BFB>CFB<CFB=C74LS85 01B0C0B1