第五章 集成门电路和触发器自考--模拟、数字及电力电子技术.

1、第五章第五章 集成集成 门电路和触发器门电路和触发器第一节第一节 CMOS门电路门电路 第二节第二节 TTL门电路门电路第三节第三节 基本触发器和同步触发器基本触发器和同步触发器第四节第四节 主从触发器和边沿触发器主从触发器和边沿触发器一，NMOS管和PMOS管成对出现在电路中，且二者在工作中互补，称为CMOS管(complementary metal-oxide semiconductor)。二，CMOS集成电路诞生于20世纪60年代末，经过制造工艺的不断改进，在应用的广度上已与TTL平分秋色，它的技术参数从总体上说，已经达到或接近TTL的水平，其中功耗、噪声容限等参数优于TTL。CMOS简

2、介第一节第一节 CMOS门电路门电路 N通道增强型通道增强型MOS管管MOS管的开关特性（1） 增强型增强型NMOS管的开关特性截止导通导通电阻相当小 NMOS管的电路符号及转移特性 (a) 电路符号 （b）转移特性（2）增强型）增强型PMOS管的开关特性MOS管的开关特性PMOS管的电路符号及转移特性 (a) 电路符号 （b）转移特性截止vI =VIL=0时， T1通 T2止vO =VOHVDDNGSGSvVvT2TPDD1U0U0?vI =VIH=VDD时， T1止 T2通vO =VOL0NDDGSGSVvvT2TP1U0U0?CMOS与非门BAYCMOS或非门BAYCMOS传输门 原理：

3、若 C =1（接VDD )、C =0（接地），当0 uI(VDD|UT|)时，VTN导通；当|UT| uIVDD 时，VTP导通； uI在0VDD之间变化时，VTP和VTN至 少有一管导通，使传输门TG导通。 若 C = 0（接地)、C = 1（接VDD ），uI在0VDD 之间变化时，VTP和VTN 均截止，即传输门TG截止。图图2逻辑或符号逻辑或符号 A B Y 1 A BY & 图图1 逻辑与符号图逻辑与符号图 Y 1 A图图3 逻辑非符号逻辑非符号 =1 Y A B 图图4 逻辑异或符号逻辑异或符号 Y A B =1图图5 逻辑同或符号逻辑同或符号 第二节第二节 TTL门电路门

4、电路几种常见的逻辑电路几种常见的逻辑电路集电极开路门和三态门集电极开路门和三态门为何要采用集电极开路门呢？为何要采用集电极开路门呢？推拉式输出电路结构存在局限性。推拉式输出电路结构存在局限性。第一，第一，输出端不能并联使用。输出端不能并联使用。若两个门的输出若两个门的输出一高一低，当两个门的输出端并联以后，必然有很一高一低，当两个门的输出端并联以后，必然有很大的电流同时流过这两个门的输出级，而且电流的大的电流同时流过这两个门的输出级，而且电流的数值远远超过正常的工作电流，数值远远超过正常的工作电流，可能使门电路损坏。可能使门电路损坏。而且，输出端也呈现不高不低的电平，不能实现应而且，输出端也呈

5、现不高不低的电平，不能实现应有有的逻辑功能。的逻辑功能。 一、一、集电极开路门集电极开路门OC 门门(Open Collector Gate) 第二，第二，在采用推拉式输出级的门电路在采用推拉式输出级的门电路中，电源一经确定（通常规定为中，电源一经确定（通常规定为5V），输），输出的高电平也就固定了（不可能高于电源出的高电平也就固定了（不可能高于电源电压电压5V），因而），因而无法满足对不同输出高电无法满足对不同输出高电平的需要。平的需要。 集电极开路门（简称集电极开路门（简称OC门门）就是为克）就是为克服以上局限性而设计的一种服以上局限性而设计的一种TTL门电路。门电路。 OC门应用举例：门

6、应用举例：21YYY CDAB +V CCRCY1AB&G1Y2CD&G2YCDAB OC 门的主要特点：门的主要特点： 可以可以“线与线与”连接连接 V CC可根据电路可根据电路 需要进行选择需要进行选择YAB&+V CCRC三态门电路的输出有三种可能出现的状态：三态门电路的输出有三种可能出现的状态：高电平高电平、低电平低电平、高阻高阻。何何 为为 高高 阻阻 状状 态态 ？悬空、悬浮状态，又称为禁止状态。悬空、悬浮状态，又称为禁止状态。测电阻为测电阻为，故称为高阻状态。，故称为高阻状态。测电压为测电压为0V，但不是接地。，但不是接地。因为悬空，所以测其电流为因为悬空

7、，所以测其电流为0A。二、二、 输出三态门输出三态门 TSL门门(Three - State Logic)1. 电路组成及其工作原理电路组成及其工作原理使能端使能端 使能端高电平有效使能端高电平有效1ENYA &ENBENYA&BENEN 使能端低电平有效使能端低电平有效 TTL门电路应用门电路应用（三态门）（三态门）(1) 用做多路开关用做多路开关YA1EN1EN1ENA21G1G2使能端使能端10禁止禁止使能使能1A 01使能使能禁止禁止2A 时时 0 EN时时 1 EN禁止禁止使能使能A1EN1EN1ENA21G1G201(2) 用于信号双向传输用于信号双向传输时时 1

8、EN2A 1A 10使能使能禁止禁止2. 应用举例：应用举例：时时 0 EN举例举例 写出图中所示各个门电路输出端的逻辑表达式。写出图中所示各个门电路输出端的逻辑表达式。TTLCMOS&A1Y100 100k = 1A &A1Y100 100k = 1= 11A1Y100 100k A 1A1Y100 100k = 0A A 00 10 10举例举例 写出图中所示各个门电路输出端的逻辑表达式。写出图中所示各个门电路输出端的逻辑表达式。TTLCMOS=1A1Y100 100k A =1A1Y100 100k A A A &A1Y悬空悬空&A1Y悬空悬空 不允许不允

9、许A 001 历年典型考题历年典型考题 2007考题选择题第考题选择题第9题题 历年典型考题历年典型考题 2008考题选择题第考题选择题第9题题 历年典型考题历年典型考题 2009考题选择题第考题选择题第9题题 历年典型考题历年典型考题 2010考题选择题第考题选择题第9题题24或非门组成的基本或非门组成的基本RS触发器触发器图图1或非门组成的基本或非门组成的基本RS触发器触发器（a） 逻辑电路逻辑电路 （b）逻辑符号）逻辑符号 第三节第三节 基本触发器和同步触发器基本触发器和同步触发器2526或非门组成的基本或非门组成的基本RS触发器的状态转换表触发器的状态转换表 特性方程：特性方程： 01

10、RSQRSQnn与非门与非门RS触发器触发器 电电路路组组成成和和逻逻辑辑符符号号 SR QQ S R Q Q(a) 逻辑图(b) 逻辑符号& SR信号输入端，低电平有效。信号输入端，低电平有效。信号输出端，信号输出端，Q=0、Q=1的状态称的状态称0状态，状态，Q=1、Q=0的状态称的状态称1状态，状态， SR QQ&工作原理工作原理R SQ10010 10R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1；再由S=1、Q=1可得Q0。即不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0或复位。R端称为触发器的置0端或复位端。 SR QQ&0

11、110R SQ1 00R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1；再由R=1、Q=1可得Q0。即不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。S端称为触发器的置1端或置位端。1 01 SR QQ&1110R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。R SQ1 000 111 1不变10 SR QQ&0011R SQ1 000 111 1不变0 0不定R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入

12、端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。特性表（真值表）特性表（真值表）现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。次态：触发器接收输入信号之后所处的新的稳定状态。RSnQ1nQ输 入输出状 态说 明 0 00禁止10 100置0Qn+1=0101 001置1Qn+1=1111 100保持Qn+1=Qn11特性方程：特性方程： 01RSQRSQnn基本触发器的特点总结：基本触发器的特点总结：（1 1）有两个互补的输出端，有两个稳定的状态。）有两个互补的输出端，有两个稳定的状态。（2 2）有复位（

13、）有复位（Q=0Q=0）、置位（）、置位（Q=1Q=1）、保持原状态三种功能。）、保持原状态三种功能。（3 3）R R为复位输入端，为复位输入端，S S为置位输入端，可以是低电平有效，也可为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。以是高电平有效，取决于触发器的结构。（4 4）由于反馈线的存在，无论是复位还是置位，有效信号只需要）由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间，即作用很短的一段时间，即“一触即发一触即发”。钟控钟控RS触发器（同步触发器）触发器（同步触发器）CP0时，R=S=1，触发器保持原来状态不变。CP1时，工作情况与基本

14、RS触发器相同。特特性性表表钟控RS触发器的卡诺图 特征特征方程方程 01RSQRSQnnCP=1期间有效期间有效R = 0S = 101R = S = 0S = R = 0R = 1S = 0D触发器触发器如图改变钟控RS触发器的连接，就构成了D触发器，这样就不会出现R和S端同时为1的禁止状态。 DQn1特征特征方程方程 G6 G5 G2 G1 G8 主触发器 G7 Qm Qm G4 从触发器 G3 & & Q Q & & 1 S R CP CP G9 & & & & 主从主从RS触发器触发器 逻辑图与逻辑符号逻辑图与逻辑符号由

15、两级同步由两级同步RS 触发器和一个非门构成触发器和一个非门构成1SC11RQQ 工作原理工作原理（1） 接收输入信号过程接收输入信号过程 CP=1期间：期间：G9反相，输出为反相，输出为0主触发器控制门主触发器控制门G7、G8打开，接收输入打开，接收输入 信号信号R、S 从触发器控制门从触发器控制门G3、G4封锁，其状封锁，其状 态保持不变。态保持不变。有：有： 0RSQRSQnm1nm第四节第四节 主从触发器和边沿触发器主从触发器和边沿触发器 G6 G5 G2 G1 G8 主触发器 G7 Qm Qm G4 从触发器 G3 & & Q Q & & 1 S R

16、CP CP G9 & & & & （2）输出信号过程）输出信号过程在在CP下降沿到来时下降沿到来时 CP=0，主触发器控制门，主触发器控制门G7、G8封锁，封锁，在在CP=1期间接收的内容被存储起来。期间接收的内容被存储起来。 同时，从触发器控制门同时，从触发器控制门G3、G4被打被打开，主触发器将其接收的内容送入从开，主触发器将其接收的内容送入从触发器，从触发器输出端随之改变状触发器，从触发器输出端随之改变状态。态。 在在CP=0期间，由于主触发器保持状态期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态不变，因此受其控制的从触发器的状态（Q、Q 的

17、值）当然也不可能改变。的值）当然也不可能改变。 特性方程特性方程01RSQRSQnnCP下降沿到来时有效下降沿到来时有效1SC11RQQ触发器的特性方程就是触发器次态触发器的特性方程就是触发器次态Qn+1与输入及现态与输入及现态Qn之间的逻辑关系式之间的逻辑关系式 功能表功能表（与同步（与同步RS 触发器功能一致）触发器功能一致）S RnQ1 nQ0 0 00 0 10 01 10 1 00 1 1001 0 01 0 1111 1 01 1 1Q n01nnQQ 1保持保持01 nQ置置0 0 置置1 1不定不定功功 能能11 nQ 特点特点 由两个同步由两个同步RS触发器组成，它们受触发器

18、组成，它们受互补时钟脉冲控制互补时钟脉冲控制 主从主从RS触发器采用主从控制结构，触发器采用主从控制结构，从根本上解决了输入信号直接控制的问从根本上解决了输入信号直接控制的问题，具有题，具有CP1期间接收输入信号，期间接收输入信号，CP下降沿到来时触发翻转的特点。下降沿到来时触发翻转的特点。只在只在时钟脉冲的跳变沿触发翻转时钟脉冲的跳变沿触发翻转 输入信号必须在正跳变沿前加入，输入信号必须在正跳变沿前加入，CP的低电平必须有一定的延迟时间的低电平必须有一定的延迟时间 但其仍然存在着但其仍然存在着约束问题约束问题，即在，即在CP1期间，输入信号期间，输入信号R和和S不能同时不能同时为为1。JK触

19、发器触发器1.1.功能分析功能分析 逻辑图逻辑图CPCPG2G1G4G3& & & & &Q QQ QG6G5G8G7& & & & &Q QQ QG10G11RS& & &G91 1JK从触发器从触发器主触发器主触发器 在主从在主从RS触发器的基础上稍加改动而触发器的基础上稍加改动而成成.nnKQRQJS 代入主从代入主从RS触发器的特性方程，触发器的特性方程，即可得到主从即可得到主从JK触发器的特性方程：触发器的特性方程： 特性方程特性方程QKQJQKQQJQRSQnnnnnnn 1 C

20、PCP下降沿到来时有效下降沿到来时有效 功能表功能表J KnQ1 n Q 0 0 01 1 00 1 100 01 0 111 01 1 110Q n01 0 0 1Q n功能功能保持保持置置 0（同（同J）置置 1翻转翻转（同（同J）主从主从JK触发器没有约束。触发器没有约束。触发器触发器（J=K=1时）时）的翻转：的翻转：每来一个时钟脉冲，触发器翻转一每来一个时钟脉冲，触发器翻转一次。可以用来计数次。可以用来计数, 其输出频率是时其输出频率是时钟脉冲的一半，即二分频钟脉冲的一半，即二分频.QCP12345678 状态转换图状态转换图10J= K=1J=1K= J=0K=J= K=0例例1

21、设负跳沿触发的设负跳沿触发的JK触发器的时触发器的时钟脉冲和钟脉冲和J、K信号的波形如图所示，信号的波形如图所示，画出输出端画出输出端Q 的波形。设触发器的的波形。设触发器的初始状态为初始状态为0。QCP12345678JK解：解：根据特性方程、或功能表或根据特性方程、或功能表或 状态图，可画出状态图，可画出Q的波形的波形第第1、2个个CP脉冲，脉冲，J=K=1，在，在CP脉脉 冲下降沿时，冲下降沿时，Q翻转翻转.第第3个个CP脉冲，脉冲，J=0，K=1，CP脉脉 冲下降沿，冲下降沿，置置0 ，Q=0（不改变）（不改变）.第第4个个CP脉冲，脉冲，J=1，K=0，CP脉脉 冲下降沿，冲下降沿，

22、 置置1， Q=1. 第第5个个CP脉冲，脉冲，J=0，K=1，CP脉脉 冲下降沿，冲下降沿， 置置0， Q=0.第第6个个CP脉冲，脉冲，J=0，K=0，CP脉脉 冲下降沿，状态保持不变（冲下降沿，状态保持不变（Q=0）. 注意事项注意事项 触发器触发器 的翻转发生在时钟脉的翻转发生在时钟脉 冲的触发沿冲的触发沿（此处为下降沿）（此处为下降沿） 判断主从触发器次态的依据是判断主从触发器次态的依据是 触发沿前瞬间输入端的状态。触发沿前瞬间输入端的状态。判断边沿触发器次态的依据是判断边沿触发器次态的依据是 触发沿前瞬间输入端的状态触发沿前瞬间输入端的状态 边沿触发边沿触发JK触发器触发器符号图波

23、形图符号图波形图画边沿触发器波形时应注意T触发器和触发器和T触发器触发器 nnnQTQTQ1特征方程特征方程T111nnnnQQQQ 边沿边沿D D触发器触发器工作原理工作原理（1）CLK0时，门时，门G3、G4被被封锁，有：封锁，有： SR1 RS 则触发器状态保持不变。则触发器状态保持不变。（2）当）当CLK由由0正向跳变到正向跳变到1瞬间，触发器发生状态转移，瞬间，触发器发生状态转移，则有：则有：DS DR 则则DQRSQnn1 此时触发器实现了此时触发器实现了D触发触发器的逻辑功能。器的逻辑功能。置置0维维持持线线置置1维维持持线线 SR置置1阻塞阻塞置置0阻塞阻塞（2）当）当CLK由由0正向跳变到正向跳变到1瞬间，有：瞬间，有：DS DR