微机原理5：存储器系统

1、半导体存储器及其接口半导体存储器及其接口第5章 半导体存储器及其接口教学重点教学重点芯片芯片 SRAM 2114 和和 DRAM 4116芯片芯片EPROM 2764 和和 EEPROM 2817ASRAM、EPROM与与CPU的连接的连接与与“组成原理组成原理” 区别：区别： 侧重讲解存储设备与侧重讲解存储设备与CPU的的连接及工作时序问题；即面向应连接及工作时序问题；即面向应用。用。5.1 半导体存储器概述寄存器寄存器位于位于CPU中中主存主存由半导体存储器由半导体存储器(ROM/RAM)构成构成辅存辅存指磁盘、磁带、磁鼓、光盘等大容量指磁盘、磁带、磁鼓、光盘等大容量存储器，采用磁、光原理

2、工作，以外设的形式存储器，采用磁、光原理工作，以外设的形式存在并被访问存在并被访问高速缓存高速缓存(Cache)由静态由静态RAM芯片构成芯片构成,容容量不大，高速，平衡量不大，高速，平衡CPU和主存之间的速度差和主存之间的速度差异。异。从上往下看，从上往下看，存储存储容量递增容量递增，访问速访问速度度和和单位存储价格单位存储价格递减递减，被系统访问被系统访问的频度递减的频度递减。存储系统体系结构存储系统体系结构整体上，整体上，获得接近获得接近Cache的访问速度的访问速度和比实际内存更大和比实际内存更大的等效内存。的等效内存。虚拟存储虚拟存储Cache缓冲存储的目的是缓冲存储的目的是用接近用

3、接近Cache的速度访问更大容的速度访问更大容量的内存量的内存；虚拟内存存储的目的是虚拟内存存储的目的是扩大程序员眼中的主存容量扩大程序员眼中的主存容量；二者都是通过二者都是通过“模块调度模块调度”实现的；实现的；基于一个基本事实：如果一个存储单元被访问，则近期访基于一个基本事实：如果一个存储单元被访问，则近期访问它相邻单元的几率也会很高问它相邻单元的几率也会很高-访问的局部性（访问的局部性（Locality of Reference)原理原理；原因：原因：程序和数据的连续存储程序和数据的连续存储。5.1.1 半导体存储器的分类按制造工艺分类按制造工艺分类双极型双极型Bipolar（空穴和载流

4、子）（空穴和载流子）：TTL电路电路。速度速度快快、集成度低、功耗大、集成度低、功耗大MOS型型（一种载流子（一种载流子,沟道导电）沟道导电）： MOS电路电路Mental-Oxide-Semiconductor. 速度慢、集成度高、速度慢、集成度高、功耗低功耗低按使用属性分类按使用属性分类随机存取存储器随机存取存储器 RAM：可读可写可读可写、断电丢失、断电丢失只读存储器只读存储器 ROM：只读、断电不丢失只读、断电不丢失半导体存储器的分类半导体半导体存储器存储器只读存储器只读存储器 （ROM）随机存取存储器随机存取存储器（RAM）静态静态 RAM（SRAM）动态动态 RAM（DRAM） 非

5、易失非易失 RAM（NVRAM）non volatile掩膜式掩膜式ROM一次性可编程一次性可编程 ROM（PROM） 紫外线擦除可编程紫外线擦除可编程 ROM（EPROM）电擦除可编程电擦除可编程 ROM（EEPROM）Electrically Erasable 现最常用volatile读写存储器RAMCMOS，用来记忆系统配置，时钟，用来记忆系统配置，时钟需要配置刷新电路，因为电容很容易泄露电需要配置刷新电路，因为电容很容易泄露电荷，导致信息丢失荷，导致信息丢失只读存储器ROM5.1.2 半导体存储器芯片的结构地地址址寄寄存存地地址址译译码码存储体存储体控制电路控制电路AB数数据据寄寄存存

6、读读写写电电路路DBOE WE CS 存储体存储体存储器芯片的主要部分，用来存储信息存储器芯片的主要部分，用来存储信息 地址译码电路地址译码电路根据输入的地址编码来选中芯片内某个特根据输入的地址编码来选中芯片内某个特定的存储单元定的存储单元 片选和读写控制逻辑片选和读写控制逻辑选中存储芯片，控制读写操作选中存储芯片，控制读写操作 存储体芯片存储容量芯片存储容量存储单元数目存储单元数目每单元存储位数每单元存储位数2MN (B) M：芯片的：芯片的地址线根数地址线根数 N：芯片的：芯片的数据线根数数据线根数 EPROM芯片27256123456789101112131415161718192021

7、22232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8A13A14Vcc27256引脚图引脚图A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CE OED7D6D5D4D3D2D1D027256逻辑图逻辑图VDDA8A9VPP-OEA10-CE/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss2716EPROM123456789181716151413121110Vcc

8、A7A8A9I/O1I/O2I/O3I/O4-WEA6A5A4A3A0A1A2-CSGND2114SRAM 地址译码电路地址译码电路:根据地址选中某单元根据地址选中某单元译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元单译码A2A1A0行行译译码码710列译码列译码A3A4A501764个单元个单元双译码6：64两组两组3：8 片选和读写控制逻辑n片选端片选端-CS或或-CE有效时，允许对该芯片进行访问操作有效时，允许对该芯片进行访问操作无效时，芯片与数据总线隔离无效时，芯片与数据总线隔离n输出控制输出控制-OE控制读操作。有效时，芯片内数据输出控制读操作。有效时，

9、芯片内数据输出该控制端一般连接系统的该控制端一般连接系统的读控制读控制线线（-RD或或-MEMR)n写允许控制写允许控制-WE控制写操作。有效时，数据进入芯片中控制写操作。有效时，数据进入芯片中该控制端一般连接系统的该控制端一般连接系统的写控制写控制线线（-WR或或-MEMW)5.2 随机存取存储器静态RAMSRAM 2114SRAM 6264动态动态RAMDRAM 4116DRAM 21645.2.1 静态RAM静态RAM的存储结构六管基本存储电路六管基本存储电路列选线列选线Y数据线数据线D数据线数据线DT8T7行选线行选线XT1T5T2T6T4T3VDDBA6 管基本管基本存储单元存储单元

10、列选通列选通SRAM芯片2114存储容量为存储容量为1024418个个引脚：引脚：10 根地址线根地址线 A9A04 根数据线根数据线 I/O4I/O1片选片选 -CS读写读写 -WE123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4-WEA6A5A4A3A0A1A2-CSGNDSRAM 2114的功能工作方式工作方式-CS-WEI/O4I/O1未选中未选中读操作读操作写操作写操作10010高阻高阻输出输出输入输入SRAM芯片6264存储容量为存储容量为 8K828个引脚：个引脚：13 根地址线根地址线 A12A08 根数据线根数据线 D7

11、D02 根片选根片选 -CS1、CS2读写读写 -WE、-OE+5V-WECS2A8A9A11-OEA10-CS1D7D6D5D4D3A12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615SRAM 6264的功能5.2.2 动态RAM动态RAM的存储结构单管基本存储电路单管基本存储电路C2C1行选线行选线列选线列选线数据线数据线T2T1单管基本单管基本存储单元存储单元C1比较小，电荷容易泄露，必比较小，电荷容易泄露，必须配备须配备“读出再生放大电路读出再生放大电路”进进行刷新，以再生原存信息。行刷新

12、，以再生原存信息。DRAM芯片4116存储容量为存储容量为 16K116个个引脚：引脚：7 根根地址地址线线A6A01 根数据输入线根数据输入线DIN1 根数据输出线根数据输出线DOUT行地址选通行地址选通 RAS Row Address Strobe列地址选通列地址选通 -CAS读写控制读写控制 -WEVBBDIN-WE-RASA0A2A1VDDVSS-CASDOUTA6A3A4A5VCC12345678161514131211109DRAM 4116的读周期地址选通信号地址选通信号-RAS有效，开有效，开始传送行地址，始传送行地址，-RAS相当于相当于片选信号片选信号随后，列地址选通信号随

13、后，列地址选通信号-CAS有效，传有效，传送列地址送列地址读写信号读写信号-WE读有效读有效数据从数据从DOUT引脚输出引脚输出DRAM 4116的刷新采用采用“仅行地址有效仅行地址有效”方法方法刷新刷新行地址选通行地址选通-RAS有效，传送行地址有效，传送行地址列地址选通列地址选通-CAS无效，没有列地址无效，没有列地址芯片内部对芯片内部对1行中所有的存储单元行中所有的存储单元进行刷进行刷新新没有数据从芯片中输出，也没有数据输没有数据从芯片中输出，也没有数据输入芯片入芯片系统中所有动态存储芯片的同一行同时系统中所有动态存储芯片的同一行同时得到刷新得到刷新每隔固定的时间（约每隔固定的时间（约1

14、5uS） DRAM必须必须进行一次刷新，进行一次刷新，2毫秒（毫秒（128次）可将次）可将DRAM全部刷新一遍全部刷新一遍DRAM芯片2164存储容量为存储容量为 64K116个个引脚：引脚：8 根地址线根地址线A7A01 根数据输入线根数据输入线DIN1 根数据输出线根数据输出线DOUT行地址选通行地址选通 -RAS列地址选通列地址选通 -CAS读写控制读写控制 -WENCDIN-WE-RASA0A2A1GNDVSS-CASDOUTA6A3A4A5A712345678161514131211109EPROM 2716EPROM 27645.3.1 EPROMEPROM 芯片顶部开有一个芯片顶

15、部开有一个圆形的石英窗口圆形的石英窗口，用于紫外线透过、以擦除芯片中保存的信息用于紫外线透过、以擦除芯片中保存的信息使用专门的编程器（烧写器）使用专门的编程器（烧写器） 对对EPROM芯芯片进行编程片进行编程编程后，应贴上不透光的封条编程后，应贴上不透光的封条出厂时，每个基本存储单元存储的都是信息出厂时，每个基本存储单元存储的都是信息“1”，编程实际上就是将，编程实际上就是将“0”写入某些基本写入某些基本存储单元存储单元EPROM芯片2716存储容量为存储容量为 2K824个个引脚：引脚：11 根地址线根地址线 A10A08 根数据线根数据线 DO7DO0片选片选/编程编程 -CE/PGM读写

16、读写 -OE编程电压编程电压 VPPVDDA8A9VPP-OEA10-CE/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2VssEPROM 2716的功能EPROM芯片2764存储容量为存储容量为 8K828个个引脚：引脚：13 根地址线根地址线 A12A08 根数据线根数据线 D7D0片选片选 -CE编程编程 -PGM读写读写 -OE编程电压编程电压 VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVcc-PGMNCA8A9A11-OEA10-CED7D6

17、D5D4D312345678910111213142827262524232221201918171615EPROM 2764的功能5.4 半导体存储器与CPU的连接半导体存储器与半导体存储器与CPU的连接是本章的的连接是本章的重重点点SRAM、EPROM等存储器芯片与等存储器芯片与CPU的的连接连接其其译码方法译码方法同样适合同样适合I/O端口端口5.4.1 存储芯片与CPU的连接1. 存储芯片数据线的处理若芯片的数据线正好若芯片的数据线正好 8 根：根：一次可从芯片中访问到一次可从芯片中访问到 8 位数据位数据全部数据线与系统的全部数据线与系统的 8 位数据总线相连位数据总线相连若芯片的若

18、芯片的数据线不足数据线不足 8 根根：一次不能从一个芯片中访问到一次不能从一个芯片中访问到 8 位数据位数据利用多个芯片扩充数据位（数据宽度）利用多个芯片扩充数据位（数据宽度）这种扩充方式称这种扩充方式称“位扩充位扩充”2114（1）A9A0I/O4I/O1片选片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECE第第5 5章：位扩充章：位扩充两片同时选中两片同时选中数据分别提供数据分别提供多个位扩充的存储芯片的数据线多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数连接于系统数据总线的不同位数其它连接都一样其它连接都一样这些芯片应被看作是一个整体这些芯片应被看作是一

19、个整体常被称为常被称为“芯片组芯片组”2. 存储芯片地址线的连接芯片的地址线通常应全部与芯片的地址线通常应全部与系系统的低位地址总线统的低位地址总线相连相连寻址时，这部分地址的译码是寻址时，这部分地址的译码是在存储芯片内完成的，我们称在存储芯片内完成的，我们称为为“片内译码片内译码”片内译码000H001H002H3FDH3FEH3FFH000000010010110111101111（16进制表示）进制表示）A9A0片内片内10 位地址译码位地址译码10 位地址的变化：位地址的变化：全全0全全13. 存储芯片片选端的译码存储芯片片选端的译码存储系统常需要利用多个存储芯片进行存储系统常需要利用

20、多个存储芯片进行容量容量的扩充的扩充，也就是扩充存储器的地址范围，也就是扩充存储器的地址范围这种扩充简称为这种扩充简称为“地址扩充地址扩充”或或“字扩充字扩充”通过存储芯片的通过存储芯片的片选端片选端与系统的与系统的高位地址线高位地址线相关联来实现对存储芯片（芯片组）的相关联来实现对存储芯片（芯片组）的寻址寻址地址扩充（字扩充）（2）A9A0D7D0-CED7D0（1）A9A0D7D0-CEA9A0低位地址线低位地址线高位地址线高位地址线A19A10译码器00000000010000000000 译码和译码器译码译码：将某个特定的：将某个特定的“编码输入编码输入”翻译为翻译为唯一唯一一个一个“

21、有效输出有效输出”的过程的过程译码器件：译码器件：采用采用门电路组合逻辑进行门电路组合逻辑进行译码译码采用采用集成译码器集成译码器进行译码，常用的器件进行译码，常用的器件有：有：2-4 （4 选选 1）译码器）译码器74LS1393-8 （8 选选 1）译码器）译码器74LS1384-16 （16 选选 1）译码器）译码器74LS154译码的概念N 位编码输入位编码输入2N 位译码输出位译码输出唯一有效的输出唯一有效的输出其余均无效其余均无效译译码码器器门电路译码A1A0F0 F1 F2 F3A19A18A17A16A15（b）（a）A0Y0Y1Y译码器74LS1381 12 23 34 45

22、 56 67 78 89 91010111112121313141415151616A AB BC CE1E1E2E2E3E3Y7Y7GNDGNDY6Y6Y5Y5Y4Y4Y3Y3Y2Y2Y1Y1Y0Y0VccVcc74LS13874LS138引脚图引脚图Y0Y0Y1Y1Y2Y2Y3Y3Y4Y4Y5Y5Y6Y6Y7Y7E3E3E2E2E1E1C CB BA A74LS13874LS138原理图原理图74LS138的功能表片选输入编码输入输出E3 -E2 -E1C B A-Y7 -Y01 0 00 0 011111110（仅Y0*有效）0 0 111111101（仅Y1*有效）0 1 011111

23、011（仅Y2*有效）0 1 111110111（仅Y3*有效）1 0 011101111（仅Y4*有效）1 0 111011111（仅Y5*有效）1 1 010111111（仅Y6*有效）1 1 101111111（仅Y7*有效）非上述情况11111111（全无效）74LS138连接示例E3E2E1CBAY0Y1Y2Y3Y4Y5Y6Y774LS1385VA19A18A17A16A15若若A19A18A17A16A15输入输入 “00101”，哪个输出端有效？，哪个输出端有效？若若A19A18A17A16A15输入输入 “10101”，哪个输出端有效？，哪个输出端有效？ 全译码所有的系统地址线

24、均参与对存储单元的译码所有的系统地址线均参与对存储单元的译码寻址寻址包括低位地址线对芯片内各存储单元的译码包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码）的译码寻址（片选译码）采用全译码，采用全译码，每个存储单元的地址都是唯一每个存储单元的地址都是唯一的的，不存在地址重复，不存在地址重复译码电路可能比较复杂、连线也较多译码电路可能比较复杂、连线也较多全译码示例全译码示例A19A18A17A15 A14A13A16CBAE3 A12A0CEY6E2E1IO/-M2764请看地址分析请看地址分析1C000H1D

25、FFFH全全0全全10 0 0 1 1 1 00 0 0 1 1 1 0地址范围地址范围A12A0A19A18A17A16A15A14 A13全译码示例地址分析 部分译码只有部分（高位）地址线参与对存只有部分（高位）地址线参与对存储芯片的译码储芯片的译码每个存储单元将对应多个地址每个存储单元将对应多个地址（地（地址重复），需要选取一个可用地址址重复），需要选取一个可用地址可简化译码电路的设计可简化译码电路的设计但系统的部分地址空间将被浪费但系统的部分地址空间将被浪费部分译码示例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3-

26、E2-E1IO/-M-CE-CE-CE-CE-Y0-Y1-Y2-Y3请看地址分析请看地址分析部分译码示例地址分析1234芯片芯片10101010A19 A1520000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH全全0全全1全全0全全1全全0全全1全全0全全1000001010011一个可用地址一个可用地址A11A0A14 A12 线选译码线选译码只用少数几根高位地址线进行芯片的译只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）码，且每根负责选中一个芯片（组）虽构成简单，但地址空间严重浪费虽构成简单，但地址空间严重浪费必然会出现必然会

27、出现地址重复地址重复一个存储地址会对应多个存储单元一个存储地址会对应多个存储单元线选译码示例A14A12A0A13(1)2764(2)2764 CECE请看地址分析请看地址分析线选译码示例地址分析12芯芯片片A19 A1504000H05FFFH02000H03FFFH全全0全全1全全0全全11 00 1一个可用地址一个可用地址A12A0A14 A13片选端常有效A19A15 A14A0 全全0全全1D7D027256EPROMA14A0CE片 选 端 常 有 效 与片 选 端 常 有 效 与A19A15 无关无关令芯片（组）的片选端常有效令芯片（组）的片选端常有效不与系统的高位地址线发生联系

28、不与系统的高位地址线发生联系芯片（组）总处在被选中的状态芯片（组）总处在被选中的状态虽简单易行、但无法再进行地址虽简单易行、但无法再进行地址扩充，会出现扩充，会出现“地址重复地址重复”地址重复地址重复1个存储单元个存储单元具有具有多个存储地址多个存储地址的现象的现象原因：有些高位地址线没有用、可任意原因：有些高位地址线没有用、可任意使用地址：出现地址重复时，常选取其使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个中既好用、又不冲突的一个“可用地址可用地址” 例如：例如：00000H07FFFH选取的原则：高位地址全为选取的原则：高位地址全为0的地址的地址高位地址译码才更好高位地址译码

29、才更好片选端译码小结n存储芯片的片选控制端可以被看作是一根存储芯片的片选控制端可以被看作是一根最高位地址线最高位地址线n在系统中，主要与地址发生联系：包括在系统中，主要与地址发生联系：包括地地址空间的选择址空间的选择（接系统的（接系统的IO/-M信号）和信号）和高位地址的译码选择高位地址的译码选择（与系统的高位地址（与系统的高位地址线相关联）线相关联）n对一些存储芯片通过片选无效可关闭内部对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用的输出驱动机制，起到降低功耗的作用全译码全译码 所有所有系统高位地址线参系统高位地址线参与对芯片的寻址与对芯片的寻址部分译码部分译码部分部分系统高位地址线系统高位地址线参与对芯片的寻址参与对芯片的寻址线选译码线选译码用用 1 根根系统的高位地系统的高位地址线选中芯片址线选中芯片片选端常有效片选端常有效无无系统的高位地系统的高位地址线参与对芯片的寻址址线参与对芯片的寻址对芯片的寻址方法归类：对芯片的寻址方法归类：