DSP原理与应用北京化工大学期末考试相关考点答案总结精

1、填空部分1、I2C,EMIF,I2S,AIC23 概念1 I2C(I nter-l ntegrated Circuit总线是一种由P HILI PS公司开发的两线式串行总线,是一种串行通信接口规范,标准I2C总线只使用2条线通信,能将多个具有I2C 接口的设备连接，进行可靠的通信。2 EMIF (外部存储器接口，External Memory In terface 是 TMS DSP 器件上的一 种接口。一般来说,EMIF可实现DSP与不同类型存储器(SRAM、Flash RAM、DDR-RAM等的连接。一般EMIF与FPGA相连,从而使FPGA平台充当一个协同 处理器、高速数据处理器或高速数

2、据传输接口。EMIF支持的存储器包括：同步突发静态 RAM(SBSRAM,同步动态RAM(SDRAM,异步器件(异步FIFO ,外部共享存储 空间的器件FLASHEMIF整个外部空间容量为 64MB。分为4个空间CE0CE3,每个CE空间彼此独立，可以进行不同的访问控制。数据总线宽度32位,同时也提供对8/16bit数据 读/写。数据吞吐能 力最高可达923MB/S。3 I2S (In ter IC Sou nd总线是飞利浦公司为数字音频设备之间的音频数据传输 而制定的一种总线标准，该总线专用于音频设备之间的数据传输，广泛应用于各种 多媒体系统。它采用了沿独立的导线传输时钟与数据信号的设计，通

3、过将数据和时 钟信号分离，避免了因时差诱发的失真，为用户节省了购买抵抗音频抖动的专业设备 的费用。课件:ppt第八章p584 AIC23是TI公司的一款高性能立体声音频编解码器 Codec芯片。其内部集 成的模数 转换器（ADCs和数模转换器（DACs采用了带有过采样数字插补滤波的多 位Sigma Delta技术数据传输字长为16、2O、24、32位支持采样频率范围 8kHz至96kHz。ADC和DAC的信噪比分别达到90dB和lOOdB。内置耳机输出放大器.支持MIC和LINE IN两种输入方式,且对输入和输出都具有可编程增益调节。另外，AIC23功耗低,回放模式下功率仅为23mW ,省电模

4、式下更是小于15uW。因此，AIC23成为数字音频应用领域中的理想选择【21,在多种 数码产品中发挥着重要作用，比较典型的应用如手机、MP3、DV摄像机中的音频编解码。TMS320VC5402（简称vc540z是rrI公司的一款优秀16位定点DSP，运算速度快，指令执行速度达到IOOMIPS。自带片内存储器和多种片上外设，广泛应用于语音编 解码和通信领域。2、EDMA的原理和结构(ppt 第八章 C5000-6000-Da p57课本:补充材料p92百度百科:增强型直接内存存取（EDMA , En ha need Direct Memory Access,是数字信号处理器（DSP中用于快速数据

5、交换的重要技术，具有独立于CPU的后台批量数据传输的能力，能够满足实时图像处理中高速数据传输的要求。以TI公司的TMS320DM642型DSP为例,介绍EDMA控制器的特点。结合实例给出 EDMA在图像数据实时传输中的具体控制和实现方法。实验结果表明,通过灵活控制EDMA 不仅能够提高图像数据的传输效率，而且能够充分发挥:DSP的高速性能。EDMA数据传输有两种发起方式：（1 CPU发起的EMDA数据传输（非同步方式：需要传输时,CPU设置ESR寄存 器的相应位为1,从而触发一个EDMA事件的产生，事件对应的通道参数被送往地址 硬件并且完成相 应的处理,这种非同步方式的实时数据传输无需设定 E

6、ER寄存器;（2事件触发方式EDMA数据传输（同步方式:ER寄存器保存外设发送过来的事 件，一旦CPU设置EER寄存器的相应位为1后,ER中的事件才会提交给事件编码 器（Eve nt En coder，并且进一步引起相关的传输参数的发送给地址产生硬件；如果EER中对应于某事件的位没有 置1,则ER寄存器中的事件将保留,一旦置1则触发EDMA的传输，这种特性可以应用到 EDMA Chain传输，需要EER和CCER结合使 用。3、TMS320F2812 原理结构TMS320F2812是32位定点DSP ,它采用改进的哈佛结构,其程序存储器和数 据存储器分 别独立且有各自分离的总线结构，即程序总线

7、和数据总线。此外，它还采 用精简指令系统（RISC及8级流水线结构等设计技术和循环寻址方式等特殊寻址 方式及复杂指令，极大的提高了处理器的运算速度和效率。TMS320F2812芯片具有丰富的片内资源，其中包含三个主要组成部分：（1中央处理单元（CPU包括乘法部分、中央算术逻辑部分、移位部分、辅助寄存器算术单元等（2存储器F2812片内配置了不同类型的存储器，类型包括：单口随机存储器SARAM、只读存储器ROM、Flash存储器和2K X6位的一次性可编程存储器 OTP（One-time-P rogrammable,OT P 等（3片内外设外设模块主要包含:PLL时钟模块,看门狗（WATCHDO

8、G定时器模块,通用数字输入输出（GP10模块,事件管理器（EV模块模数转换器（ADC模块, 串行通信接口 （SCI模块串行外设接口（SPI模块,多通道缓冲串口（McBSP模块,增 强型控制器 局域网（eCAN模块,内部集成电路（I2C模块等。4、（1 C6416结构特点:主处理器:TMS320C6416,主频:600MHz PC接口:可以用PC机向DSP加载程序等功能，还可用作DSP的HPI接口，由外部CPU直接访问 EMIFA总线:按照168P内存槽方式扩展，可支持64位宽数据总线，总共 1280M*8位寻址空间支持与同步或异步总线内存或外设的连接 FLASH :4M*8bit，可用作启动R

9、OM ;当脱离计算机时,此板可独立工作 EMIFB异步模式扩展总线：可实现如通用输入输出等可编程逻辑双通道语音信号编解码芯片：可实现双通道44.1KHZ语音信号的输入和输出支持有源输入/输出或无源输入/输出 3M标准PCI总线外形尺寸:163mm >70mm应用领域:语音处理高速信号处理雷达信号处理(2 C6713的硬件结构包括中央处理单元CPU、片内分层的存储器、增强的直接存储器存取EDMA、外部存储器接口 EMIF、主机接口 HPI、多通道缓冲串行口 McBSP、多通道音频串行口 McASP、I2C总线模块、通用输入/输出GPIO接口、定时器、扩展总线XBUS、PCI总线、锁相环PL

10、L和节能逻辑(Power Done等C6713的外设EDMA模块和EDMA控制器(16EDMA通道主机接口 HPI(16bit宽度的并行接口，主机-上位机掌握该接口控制权McBSP(全双工通信；收/发独立的帧信号和时钟信号；可以与标准的编/译码器、AIC接口;支持T1/E1帧协议、ST-BUS兼容设备、AC97兼容设备、I2S兼容设备、SPI兼容设备通用定时器外部存储器接口 EMIF (External Memory In terface (CPU访问片外存储器仿真器通过一个JTAG接口(基于IEEE1149.1标准的一种边界扫描测试方式。14引脚接插件与芯片的JTAG端口进行通信第八章、56

11、和57页(3 DM6437TMS320DM6437是TI公司2006年推出的、专门为高性能、 低成本视频应用 开发的、主频600MHz的、32位定点DSP达芬奇（DaVinci（TM技术的处理器系 列。TMS320C64X+DSP核,主频可达600MHz ,支持8个8位或4个16位并行MAC运算，峰值处理 能力高达4800MIPS，可实时处理8路CIF或3路D1格式的H.264编码算法。还有面向应用的硬件逻辑、片内存储器以及大量外设，其中外设包括有2个可配置是视频口、 视频子处理系统（VPSS、以太网媒体服务控制器（EMAC、管理 数据输入/输出模块（MDIO、I2C和VLYNQ 口、CAN控

12、制器模块。（补105页,部分源于网上(4 DM6446 (适合于DM644x系列业内称之为DMSoC,包括ARM子系统、DSP子系统、视频处理子系统（VPSS和系统控制模块，电源管理、外部存储器接口、外围控制模块和交换中心资源（SCR等部件。（补P1 DaVi nci处理器的外设异步外部存储器接口 EMIF、音频串口 ASP、ATA控制器、DDR2存储器控制器、EDMA控制器、以太网媒体（介质访问控制器EMAC/管理数据输入输出、MDIO模块、通用输入输出GPIO、内部集成电路I2C模块、内部IDMA控制 器、DSP子系统中断控制器INTC、多媒体卡/安全数字MMC/SD卡控制器、节 电控制器

13、PDC、脉冲宽度调制PWM、串行外设接口 SPI、64位定时器、通用异步收发UART、通用串行总线USB、VLYNQ接口（高速串行通信接口（第八章69 76(5DM6467硬件规格DM6467集成了 ARM9和DM64X的DSP处理器，用于处理视频等高端应用。特性包括:128 MBytes 的 NAND Flash 存储comp osite 和 S-video 输入comp osite 和 S-video 输出高清输入和输出AIC32立体编解码器音频输出包括：LINE IN LEFT/RIGHT、LINE OUT LEFT/RIGHT、MIC IN 和HP OUTUSB host 接口RS48

14、5 接口10/100/1000 MBS以太网物理层接口红外线远程接口9脚的UART接口JTAG 接口ATA 接口3个GPIO按键IDE硬盘接口应用描述视频电话数字视频录像机（DVRIP机顶盒安防监控和各种数码产品等视频服务器（DVS （源于网上5、OMA P（3530原理和结构OMAP3530采用了面向多媒体智能设备的单芯片解决方案，在单一的芯片上集成了 ARM , Cortex-A8内核、TMS320C64x+ DSP内核、图形引擎、视频加速器以及丰富的多媒体外设,其中Cortex-A8内核拥有超过当今300MHz ARM9器件4倍 的处理性能。OMAP3530可广泛用 于流媒体、2D/3D

15、游戏、视频会议、高清静态 图象、3G多媒体手机、高性能PDA等项目的评估与应用。OMAP3530的硬件主要由ARM内核、DSP内核以及流量控制器（TrafficCont roler ,TC 组成。(1 ARM内核OMAP3530采用ARM Cortex2A8核,工作主频最高可达 720 MHz。它包括存储器管理单元、16 KB的高速指令缓冲存储器、16 KB的数据高速缓冲存储器和 256 K字的二级Cache片内有64 KB的内部SRAM ,为液晶显示等应用提供了大量 的数据和代码存储空间。 Cortex2A8内核采用13级流水线、32位的RISC处理器架构。系统中的控制寄存器对 MMU、Ca

16、che和读写缓存控制器进行存取操作。ARM内核具有整个系统的控制权,可以设置DSP、TC以及各种外设的时钟及其 他工作参数,控制DSP的运行停止。OMAP3530平台可支持包含绘图、 多媒体内 容和J ava程序的先进应用。(2 DSP内核TMS320C64X +内核具有最佳的功耗性能比,工作主频最高为520 MHz ;它具 有高度的并行能力,32位读写和功能强大的EMIF ,双流水线的独立操作以及双MAC的运算能力。它采用3项关键的革新技术：增大的空闲省电区域、变长指令和扩大的并行机制。其结构针对多媒体 应用高度优化，适合低功耗的实时语音图像 处理。另外，TMS320C64X +内核增加了固

17、化了算 法的硬件加速器,来处理运动估 计、8 8的DCT/ IDCT和1/ 2像素插值，降低了视频处理 的功耗。（3流量控制器流量控制器TC用于控制ARM、DSP、DMA以及本地总线对 OMAP3530内所有存储器（包括SRAM ,SDRAM、Flash和ROM等 的访问。OMAP3530具有丰富的外围接口 ，如液晶控制器、存储器接口、摄像机接口、空中接口、蓝牙接 口、通用异步收发器、I2C主机接口、脉宽音 频发生器、串行接口、主客户机USB 口、安全数字多媒体卡控制器接口、键盘接口等。这些丰富的外围接口使应用OMA P的系统具有更大的灵活性和可扩展性。6 DSP系统开发环境emulator和

18、simulator的含义与区别答:课本16页Emulator是硬件仿真器，是一种在线仿真工具，它用JTAG接口电缆把DSP硬件 目标系统和 装有仿真软件/仿真卡的PC接口班连接起来，用PC平台对实际硬件目 标系统进行调试，能真实的仿真程序在实际硬件环境下的功能。Simulator是软件仿真器,是一种脱离硬件的纯软件仿真工具。将程序代码加载 后,在一个窗口工作环境中，可以模拟DSP的运行程序，同时对程序进行单步执行， 设置断点，对寄存器/存储器进行观察，修改，统计某段程序的执行时间等。区别：（百度的(1 .有使用硬件来模拟的，都是Emulator。比如基于单片机的模拟。(什么是叫 使用硬 件模拟

19、？比如模拟源平台的Timer/PPU/SPU,直接使用目标平台的Timer/PPU/SPU,那么就是硬件模拟。(2 . 一般的，在PC上运行的模拟器都叫Simulator，常见的是模拟LCD的显示画 面；在嵌入平台上运行的模拟器都是 Emulator，因为在嵌入平台运行的话，为了提高效率，都会以对应的硬件模块来模拟源平台。(3 . PC上的模拟器如果模拟其内部设计、行为，比如读取ROM文件,精确中 断、异常,OS等都是Emulator。总之,Simulator都是软件,Emulator有硬有软也可以软硬结合7、JT AG接口的原理结构和应用答：(百度原理:JTAG最初是用来对芯片进行 测试的，

20、基本原理是在器件内部 定义一个TAP (Test Acc ess Port测试访问口通过专 用的JTAG测试工具对内部节点进 行测试。JTAG测试允许多个器 件通过JTAG接口串联在一起，形成一个JTAG链，能 实现对各个器件 分别测试。现在,JTAG接口还常用于实现ISP (In-SystemProgrammable在线编程，对FLASH等器件进行编程。应用:JTAG也是一种国际标准测试协议(IEEE 1149.1兼容，主要用于芯片内部 测试。现在多数的高级器件都支持JTAG协议，如DSP、FPGA器件等。标准的JTAG接口是4线:TMS、TCK、TDI、TDO,分别为模式选择、时钟、数据输

21、入 和数据输出线。相关JTAG引脚的定义为:TCK为测试时钟输入；TDI为测试数据 输入，数据通过TDI引脚输入JTAG接口 ; TDO为测试数据输出,数据通过TDO引 脚从JTAG接口输出；TMS为测试模式选择,TMS用来设置JTAG接口处于某种特 定的测试模式；TRST为测试复位,输入引脚，低电平有效。8看门狗原理答:PP T7.1章第27页。在系统运行后同时也启动了看门狗计数器（一个8位的加法计数器，看门狗就 开始自动计数，如果超过规定时间看门狗未没清看，看门狗就会溢出从而引起看门狗 中断,产生一个系统复 位脉冲（宽度为512个振荡器的时钟周期512 QSCCLK ,造 成系统复位。或者

22、论文WatchDog在嵌入式开发中的应用提到：WatchDog的工作描述看门狗定时器包含一个数字计数器，该计数器可以从一个事先设置好的数开始以不变的速度减到0。计数器的速度由一个时钟电路控制。如果计数器在系统恢 复之前减到0,它就会向 指定的电路发送信号，通知它执行相应的动作。当一个硬件 系统开启了 WatchDog功能,那么运行在这个硬件系统之上的软件必须在规定的时 间间隔内向WatchDog发送一个信号。该行为被称为 喂狗”（Feed Dog以免WatchDog记时超时引发系统重起。 但是必须清楚看门狗的溢出时间（定时器的溢出周期 以决定在合适的时候 喂狗” 喂狗”也不能，太过频繁否则会造

23、成资源浪费。 9、事件管理器原理（课件：7.3 事件管理器（EV）模块；书上P228）事件管理器（）模块；、事件管理器原理（课件：）答：EVent Manager Module, EV TMS320F2812 提供了两个事件管理器EVA和EVB模块，用于运动控制和电机控制。每 个件管理器模块都含有：1、两 个16位通用可编程定时器 GP timer1，GP timer2 2、3个全比较单元和与之对应的 脉宽调制电路PWM 3、3个捕获单元CAP 4、1个正交编码脉冲（QEP）电路5、 中断逻辑 每个事件管理器（EV有4个通用定时器，EVA有2个16位通用定时器GP1和GP2, EVB有2个16

24、位通用定时器 GP3和GP4 4个定时器结构和功能 相同，独立使用。定时器的核 心是计数器。每个通用定时器都有一个计数器，存 放开始计数时的初值，当进行计数时存放 当前计数值。计数器可以进行增1或减1 计数，由控制寄存器TxCON的D12D11确定其计数模式。事件管理器中的所有 输入都由内部CPU协调同步，高电平为加计数；低电平为 减计数。每个通用定时 器都有一个比较寄存器，存放与计数器 TxCON进行比较的值。如果设置 控制寄存器TxCON中的D1位为1，即使能（允许比较操作，贝U当计数器的值计到与比较寄 存器值相等时产生比较匹配；每个通用定时器都对应一个周期寄存器，周期寄存器的值决定了定时

25、器的周期。当定时器的计数值与周期寄存器的值相等时产生周期 匹配，此时通用定时 器停止操作并保持当前计数值，然后根据计数器的计数方式 执行复位操作或递减计数。 通用定时器在模块EVA和EVB的中断标志寄存器EVAIFRA，EVAIFRB， EVAIFRC， EVBIFRA，EVBIFRB，EVBIFRC 中有 16 个中断标志。每个通用定时器可根据以下4种事件产生中断：（1） 上溢一一定时 计数器的值达到FFFFh时，产生上溢事件中断此时标志寄存器中的TxOFINF位（x=1,2, 3, 4）置1 （2）下溢一一定时计数器的值达到OOOOh时，产生下溢事件 中断。此时标志寄存器中的 TxUFIN

26、F位（x=1,2, 3, 4）置1。 （ 3）比较匹配一当通用定时计数器的值与比较寄存器的值相等时，产生定时器比较匹配事件中事件中断。此时断。此时标志寄存器中的TxCINT位（x=1,2, 3, 4置1。 （4）周期匹配一一当通用 定时计数器的值与周期寄存器的值相等时，产生定时器周期匹配 标志寄存器中的TxPINT位（x=1,2, 3, 4）置1。10、DSP实验操作 实验指导书P4、实验操作（实验指导书 答：加电顺序：1、电脑开机2、实验箱的220V电源3、试验箱核心板的电源4、打开CCS环境进行 调试5、运行程序 关电顺序：1、 先停止正在运行的程序2、关掉CCS调试环境3、关掉实验箱核心

27、板的5V电源4、关掉实验箱的220V电源5、电脑关机 实验步骤：1、硬件连接；将DSP仿真 器与计算机USB 口连接好，将仿真器JTAG头插入DSP实验装置 核心板，按加电 顺序上电2、双击桌面CCS图标，进入CCS开发环境；3、新建工程;选择 Project/New菜单，进行新建，项工程中添加源文件（.c） 4、编译工程文件5、调 入可执行文件：编译成功后，使用 FILE菜单中的LOAD PROGRAM命令调入可 执行文 件（.OUT）6 运行程序7、跟踪调试程序11、MCBSP （第八章课件P13）、（）多通道缓冲串口 （McBSP答：多通道缓冲串口 5416 DSP提供了三个 高速、双向

28、、多通道带缓冲串口 （McBSP。它可以与其他C54x DSP器件或其他串 行接口器件通信。并且可以与许多现今常用的编解码芯片（如语音CODEC，TLV320AIC23实现无缝连接，这大大的简化了硬件电路设计的复杂性。McBSP的特性全双工通信；双缓冲的发送和三缓冲的接收数据存储器，允许连续的数据流；独立的接收与发送帧、时钟信号；具有外部移位时钟发生器及内部频率可编程移位 时钟；多达128个发送和接收通道数.提供& 12、16、20、24、32位数据字长 可 选的高位或低位先发送的8位数据发送帧同步和时钟信号极性可编程与McBSP 有关的引脚 DX :发送引脚，与McBSP相连接发送数

29、据 DR接收引脚，与接收 数据总线相连接 CLKX :发送时钟引脚 CLKR :接收时钟引脚 FSX发送帧同步引脚FSR :接收帧同步引脚 在时钟信号和帧同步信号控制下，接收发送通过DR和DX引脚与外部器件直接通信.12、HPI（第八章课件P23P24、第八章课件 答：HPI主机接口。HPI是一个8位并行口，用来与主设备或主处理器与 C54x DSP的接口。信息在C54X DSP和主机之间通过HPI 口进行数据的交换。主机和DSP均可以访问寄 存器。HPI是HPI的主控制者，HPI作为一个外设与主机相连 接，使主机的访问操作更容易。主机通过以下单元与HPI通信：专用地址和数HPI控据寄存器、HPI控制寄存器、外部数据和接 口控制信号 HPI的外部接口为一个8 位的数据总线（HD0-HD7 ,通过两个连续的8位字节组合在一起， 形成一个16位 字的数据。由HBIL引脚信号确定传输的是第一个字节还是第二个字节。制寄存器HP IC的BO