微型计算机技术课后习题答案

1、微型计算机技术 第三版 孙德文编著1.11.1试述微处理器、微型计算机和微型计算机系统的关系。试述微处理器、微型计算机和微型计算机系统的关系。 答：答：微处理器是指由一片或几片大规模集成电路组成的中央处理微处理器是指由一片或几片大规模集成电路组成的中央处理 器。器。 微型计算机指以微处理器为基础，配以内存储器以及输入输微型计算机指以微处理器为基础，配以内存储器以及输入输 出接口电路和相应的辅助电路构成的裸机。出接口电路和相应的辅助电路构成的裸机。 微型计算机系统指由微处理器配以相应的外围设备及其它微型计算机系统指由微处理器配以相应的外围设备及其它 专用电路、电源、面板、机架以及足够的软件而构成

2、的系统。专用电路、电源、面板、机架以及足够的软件而构成的系统。 1.21.2什么是单片机什么是单片机? ? 答：答：把构成一个微型计算机的一些功能部件集成在一块芯片之中把构成一个微型计算机的一些功能部件集成在一块芯片之中的计算机。的计算机。1.31.3什么是单板机什么是单板机? ? 答：答：把微处理器、把微处理器、RAMRAM、ROMROM以及一些接口电路，加上相应的外设以及一些接口电路，加上相应的外设( (如键盘、如键盘、7 7段显示器等段显示器等) )以及监控程序固件等以及监控程序固件等, ,安装在一块印刷电安装在一块印刷电路板上所构成的计算机系统。路板上所构成的计算机系统。1.41.4什

3、么是个人计算机什么是个人计算机? ? 答：答：英汉计算机词典英汉计算机词典中解释为中解释为“由微处理器芯片装成的、便于由微处理器芯片装成的、便于搬动而且不需要维护的计算机系统搬动而且不需要维护的计算机系统”。1.51.5试从微型计算机的结构说明数据总线、控制总线和地址总线试从微型计算机的结构说明数据总线、控制总线和地址总线的作用。的作用。答：答：从微型计算机的结构看出，数据总线、控制总线和地址总线从微型计算机的结构看出，数据总线、控制总线和地址总线是微型计算机中是微型计算机中, CPU, CPU芯片与内存储器和芯片与内存储器和I IO O接口电路之间信息接口电路之间信息传输的公共通路。传输的公

4、共通路。(1)(1)数据总线是从微处理器向内存储器、数据总线是从微处理器向内存储器、I/OI/O接口传送数据的通路；接口传送数据的通路；反之，它也是从内存储器、反之，它也是从内存储器、I/OI/O接口向微处理器传送数据的通路，接口向微处理器传送数据的通路，称为双向总线。称为双向总线。(2)(2)地址总线是微处理器向内存储器和地址总线是微处理器向内存储器和I/OI/O接口传送地址信息的通接口传送地址信息的通路，是单向总线。路，是单向总线。(3)(3)控制总线是微处理器向内存储器和控制总线是微处理器向内存储器和I/OI/O接口传送的命令信号，接口传送的命令信号，以及外界向微处理器传送状态信号等信息

5、的通路，是双向总线。以及外界向微处理器传送状态信号等信息的通路，是双向总线。2.1 2.1 试说明标志寄存器中试说明标志寄存器中AFAF和和PFPF的定义和用处。的定义和用处。答：答：标志寄存器中标志寄存器中AFAF（Auxiliary Carry FlagAuxiliary Carry Flag） D4 D4 是辅助进位标志位。如果做加法时低位有进位或做减法时低位是辅助进位标志位。如果做加法时低位有进位或做减法时低位有借位，则有借位，则AF=1AF=1，否则，否则AF=0AF=0。 标志寄存器中标志寄存器中PFPF（Parity FlagParity Flag） D2 D2 是奇偶标志位。是

6、奇偶标志位。如果操作结果低八位中含有偶数个如果操作结果低八位中含有偶数个1 1，则，则PF=1PF=1，否则，否则PF=0 PF=0 ( (通信时用于纠错通信时用于纠错) ) 。 2.2 2.2 试说明标志寄存器中试说明标志寄存器中DFDF的的定义和用处。的的定义和用处。答：答：标志寄存器中标志寄存器中DFDF（Direction FlagDirection Flag）D10 D10 是方向标志位。是方向标志位。在串处理指令中，若在串处理指令中，若DF=0DF=0，表示串处理指令地址指针自动增量；，表示串处理指令地址指针自动增量；DF=1DF=1，表示地址指针自动减量。，表示地址指针自动减量。

7、DFDF位可由指令预置。位可由指令预置。2.4 2.4 试说明试说明80868086的引脚信号中的引脚信号中M/IOM/IO、DT/RDT/R、RDRD、WRWR、ALEALE和和BHEBHE的作用。的作用。答：答：80868086的引脚信号中的引脚信号中 M/IOM/IO* *的作用是，存储器的作用是，存储器/I/O/I/O选择信号选择信号( (输出输出) )。用于区分当前。用于区分当前操作是访问存储器还是访问操作是访问存储器还是访问I/OI/O端口。若该引脚输出高电平，表示端口。若该引脚输出高电平，表示访问存储器；若输出低电平，表示访问访问存储器；若输出低电平，表示访问I/OI/O端口。端

8、口。 DT/RDT/R* *的作用是，数据发送的作用是，数据发送/ /接收信号（输出）用于指示数据接收信号（输出）用于指示数据传送的方向，高电平表示传送的方向，高电平表示CPUCPU发送数据，低电平表示发送数据，低电平表示CPUCPU接收数据。接收数据。该信号常用于数据缓冲器的方向控制。该信号常用于数据缓冲器的方向控制。(T)(T) RDRD* *的作用是，读控制信号（三态输出），低电平有效时，的作用是，读控制信号（三态输出），低电平有效时，表示表示CPUCPU正从存储器或正从存储器或I/OI/O端口读取信息。端口读取信息。 WRWR* *的作用是，写控制信号（三态、输出），低电平有效。有的作

9、用是，写控制信号（三态、输出），低电平有效。有效时表示效时表示CPUCPU正将信息写入存储器或正将信息写入存储器或I/OI/O端口。端口。 ALEALE的作用是，地址锁存允许，高电平有效。有效时表示地址的作用是，地址锁存允许，高电平有效。有效时表示地址线上的地址信息有效。线上的地址信息有效。 BHEBHE* *的作用是，数据总线高的作用是，数据总线高8 8位输出允许位输出允许 / / 状态状态S7S7信号。在信号。在总线周期的总线周期的T1T1时刻，为数据总线高时刻，为数据总线高8 8位允许信号位允许信号BHEBHE，低电平有效，低电平有效，有效时允许高有效时允许高8 8位数据在位数据在D15

10、D15D8D8总线上传送。总线上传送。2.8 2.8 什么是指令周期什么是指令周期? ? 什么是总线周期什么是总线周期? ? 什么是时钟周期什么是时钟周期? ?说明三说明三者的关系。者的关系。答：答：执行一条指令所需要的时间称为指令周期包括取指令、译码和执行一条指令所需要的时间称为指令周期包括取指令、译码和执行等操作所需的时间。执行等操作所需的时间。指令周期指令周期 CPUCPU通过总线操作完成同内存储器或通过总线操作完成同内存储器或I/OI/O接口之间一次数据传送接口之间一次数据传送所需要的时间。所需要的时间。 总线周期总线周期 CPUJCPUJ时钟脉冲的重复周期称为时钟周期，时钟周期是时钟

11、脉冲的重复周期称为时钟周期，时钟周期是CPUCPU的时的时间基准。间基准。 时钟周期时钟周期 三者的关系：三者的关系：时钟周期是时钟周期是CPUCPU的时间基准。总线周期至少包括的时间基准。总线周期至少包括4 4个时钟周期即个时钟周期即T1T1、T2T2、T3T3和和T4T4，处在这些基本时钟周期中的总线，处在这些基本时钟周期中的总线状态称为状态称为T T状态。一个指令周期由一个或若干个总线周期组成。状态。一个指令周期由一个或若干个总线周期组成。A19 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A01111 1 1 1 1 1 1 1

12、 1 1 1 1 1 1 1 1 1 32K 16K 8K 4K 2K 1K 512 256 128 64 32 16 8 4 2 1512K 将将1MB内存空间内存空间 (00000HFFFFFH)分分为两部分：为两部分： 同同CPU低低8位数据线位数据线D0D7相连，由相连，由A0作片选，作片选，A0=0时选中；时选中； 同同CPU高高8位数据线位数据线D8D15相连，相连，BHE作片选，当作片选，当BHE=0时时选中。选中。CPU的的A1A19与与的的A0A18对应对应相连，同时选通对应单元相连，同时选通对应单元;01CPUA0A18A0A18低低8位位高高8位位高高8位数据位数据低低8

13、位数据位数据A0低电位选中低电位选中输入输入/出出该字该字的的低低8位数据；位数据；CPU的的A1A19与与的的A0A18对应对应相连，相连，同时同时选通选通某字某字对应的高、低字节存储单元对应的高、低字节存储单元;该该低电位选中低电位选中输入输入/出出该字该字的的高高8位数据。位数据。 。 芯片芯片U1U1有有1212条地址线，对应的片内寻址范围条地址线，对应的片内寻址范围为为000H000HFFFHFFFH。故芯片。故芯片U1U1的地址范围为的地址范围为 0909000H000H0909FFFHFFFH。 芯片芯片U2U2、U3U3的片选信号的片选信号CSCS* *同同“或门或门”的输出端

14、相连。的输出端相连。“或门或门”的输入同译码器输出的输入同译码器输出Y4Y4* *和和A10A10相连，当相连，当Y4Y4* *和和A10A10同为低电平时，同为低电平时，存储芯片存储芯片U2U2、U3U3被选中。被选中。 存储芯片存储芯片U2U2、U3U3被选中时，被选中时，A13A13A11A11及及A10A10应为应为“100“1000 0” ” 。 如前所述，如前所述， 74LS138 74LS138译码器才工作时，译码器才工作时，A19A19A14A14为为0000 10 0000 10 。故芯片故芯片U2U2、U3U3的高端地址为的高端地址为0000 1010 00000 1010

15、 00 0，即，即0A0H0A0H。 U2 U2U3U3各有各有1010条地址线，对应的片内寻址范围为条地址线，对应的片内寻址范围为000H000H3FFH3FFH，共共1K1K。故。故U2U2U3U3的地址范围为的地址范围为0A000H0A000H0A3FFH0A3FFH。 芯片芯片U4U4、U5U5的片选信号的片选信号CSCS* *同同“或门或门”的输出端相连。的输出端相连。“或门或门”的的输入同译码器输出输入同译码器输出Y4Y4* *和和A10A10* *相连，当相连，当Y4Y4* *和和A10A10* *同为低电平时，存储同为低电平时，存储芯片芯片U4U4、U5U5被选中。此时，被选中

16、。此时，A13A13A11A11及及A10A10为为“100“1001 1” ” 。 如前所述，如前所述， 74LS138 74LS138译码器才工作时，译码器才工作时，A19A19A14A14为为0000 10 0000 10 。故芯片故芯片U2U2、U3U3的高端地址为的高端地址为0000 1010 00000 1010 01 1，即，即0A0A4 4H H。 U2 U2U3U3各有各有1010条地址线，对应的片内寻址范围为条地址线，对应的片内寻址范围为000H000H3FFH3FFH，共共1K1K。故。故U2U2U3U3的地址范围为的地址范围为0A400H0A400H0A7FFH0A7FFH。0A4H芯片芯片U1U1的地址范围为的地址范围为09000H09000H09FFFH09FFFH，寻址范围为，寻址范围为4K4K。芯片芯片U2U2U3U3的地址范围为的地址范围为0A000H0A000H0A3FFH0A3FFH，寻址范围为，寻址范围为1K1K