西安石油大学数据逻辑课件第一章概述课件

1、数字逻辑数字逻辑I 西安石油大学计算机学院西安石油大学计算机学院 通信工程系通信工程系 网络与接口教研室网络与接口教研室 康磊康磊数字逻辑数字逻辑学时：学时： 64 学分：学分： 3.5 实验：实验： 12学时学时教材：教材：数字电路及数字电路及Verilog设计设计康磊康磊 等编西安电子科技大学出版社等编西安电子科技大学出版社课程体系课程体系 类型：类型： 专业基础课专业基础课 先导课：模拟电子技术先导课：模拟电子技术 后续课：计算机组成原理后续课：计算机组成原理 微机原理及应用微机原理及应用 单片机原理单片机原理 嵌入式系统嵌入式系统参考文献参考文献1.夏宇闻夏宇闻.Verilog数字系统

2、设计教程数字系统设计教程. 北京航空航天大学出版北京航空航天大学出版社，社，2003.7 2. 王毓银王毓银.数字电路逻辑设计数字电路逻辑设计脉冲与数字电路（脉冲与数字电路（3版）版）. 北京：北京：高等教育出版社高等教育出版社. 1999. 课程要求课程要求 考勤：考勤：抽查点名。抽查点名。3次迟到或早退合次迟到或早退合1次旷课，若旷课次数次旷课，若旷课次数超过总点名次数的超过总点名次数的1/3，取消考试资格。请假必须要有请假，取消考试资格。请假必须要有请假条，并且有辅导员的签字。条，并且有辅导员的签字。 实验：实验：实验前预习（预习报告），无预习报告者不得进行实验前预习（预习报告），无预习

3、报告者不得进行实验；实验时遵守实验室规章制度；实验后提交实验报告。实验；实验时遵守实验室规章制度；实验后提交实验报告。2次无故不做实验者，不允许参加考试。次无故不做实验者，不允许参加考试。 作业：作业：按时提交，迟交作业者不予批改，作业成绩记入平按时提交，迟交作业者不予批改，作业成绩记入平时成绩。若发现抄袭，成绩以时成绩。若发现抄袭，成绩以0分记。分记。 成绩评定方法：成绩评定方法：期末考试成绩占总成绩的期末考试成绩占总成绩的70%，平时成绩，平时成绩占占30%。 第第1 1章章 数字系统设计概述数字系统设计概述1.2 1.2 数字系统的设计方法数字系统的设计方法 设计方法：自底向上，自顶向下

4、 设计流程1.3 EDA1.3 EDA技术基础技术基础 大规模可编程逻辑器件、硬件描述语言 EDA软件开发工具、实验开发系统1、模拟信号、模拟信号模拟信号的特点：在时间和数值上连续变化的信号。模拟信号的特点：在时间和数值上连续变化的信号。 时间上连续，幅值上也连续时间上连续，幅值上也连续t2、数字信号、数字信号 数字信号：在时间和数值上都不连续、是离散变化的。数字信号：在时间和数值上都不连续、是离散变化的。t10数字电路中的数字信号：数字电路中的数字信号： 数字量数字量:只用只用1和和0两种数码组成。两种数码组成。01011101 有较强的稳定性、可靠性和抗干扰能力；有较强的稳定性、可靠性和抗

5、干扰能力； 具有算术运算能力和逻辑运算能力，可进行逻辑推理和逻具有算术运算能力和逻辑运算能力，可进行逻辑推理和逻辑判断；辑判断； 逻辑运算是其最基本的运算形式，也称逻辑运算是其最基本的运算形式，也称数字逻辑电路数字逻辑电路 电路结构简单，便于制造和集成；电路结构简单，便于制造和集成； 使用方便灵活。使用方便灵活。1、数字电路的优点（二进制）、数字电路的优点（二进制）2 2、数字电路基本元件及分类、数字电路基本元件及分类集成电路集成电路ICIC分类分类逻辑门电路逻辑门电路 实现基本逻辑运算的电子电路实现基本逻辑运算的电子电路 如与门、或门、非门等如与门、或门、非门等触发器触发器 能够存储并记忆能

6、够存储并记忆1 1位二进制信息的逻辑部件位二进制信息的逻辑部件 小规模集成电路小规模集成电路SSI（Small Scale Integrated Circuit） 中规模集成电路中规模集成电路MSI（Middle Scale Integrated circuit） 大规模集成电路大规模集成电路LSI（Large Scale Integrated circuit） 超大规模集成电路超大规模集成电路VLSI（Very Large Scale Integrated circuit） 甚大规模集成电路甚大规模集成电路ULSI（Ultra Large Scale Integrated circuit）

7、巨大规模集成电路巨大规模集成电路GSI（Giga Scale Integration） 集成度集成度：每块芯片或芯片每单位面积中包含的晶体管的数量每块芯片或芯片每单位面积中包含的晶体管的数量 集成电路集成电路ICIC分类分类 TTL电路：电路： 采用双极型晶体管为主要电子器件，问世较早，在长期的使用采用双极型晶体管为主要电子器件，问世较早，在长期的使用过程中逐渐演化为一种电路标准。过程中逐渐演化为一种电路标准。 CMOS电路：电路： 采用采用NMOS和和PMOS两种互补的金属两种互补的金属-氧化物半导体场效应晶氧化物半导体场效应晶体管作为主要电子器件，具有显著的低功耗，高密度等特性。这体管作为

8、主要电子器件，具有显著的低功耗，高密度等特性。这些特性对大规模集成电路的设计与制造非常重要，些特性对大规模集成电路的设计与制造非常重要，CMOS电路开电路开始逐渐取代始逐渐取代TTL电路的主导地位，发展成为目前主流的电路形式。电路的主导地位，发展成为目前主流的电路形式。制造工艺制造工艺 电路构成时所采用的主要元件电路构成时所采用的主要元件3.3.数字电路的研究方法数字电路的研究方法l工作信号工作信号数字信号数字信号l主要研究对象主要研究对象电路输入电路输入/ /输出输出之间的逻辑关系之间的逻辑关系l主要分析工具主要分析工具逻辑代数逻辑代数l主要描述工具主要描述工具逻辑表达式、真逻辑表达式、真值

9、表、卡诺图、逻辑电路图、时序值表、卡诺图、逻辑电路图、时序波形图、状态转换图、硬件描述语波形图、状态转换图、硬件描述语言等。言等。数字系统数字系统：能够存储、传输、处理以二进制形式表示的离散能够存储、传输、处理以二进制形式表示的离散数据的逻辑模块数据的逻辑模块/子系统的集合。子系统的集合。 组成框图组成框图： 与功能模块电路的区别与功能模块电路的区别：组成结构中包含了控制电路：组成结构中包含了控制电路 典型例子典型例子：数字计算机：数字计算机所需要的芯片个数多、占用电路板体积大、功耗大、所需要的芯片个数多、占用电路板体积大、功耗大、可靠性差、难于实现复杂的逻辑功能；可靠性差、难于实现复杂的逻辑

10、功能；逻辑功能固定，一旦完成设计，很难再进行更改逻辑功能固定，一旦完成设计，很难再进行更改主要用于主要用于20世纪世纪80年代之前年代之前1、标准芯片、标准芯片通用、具有固定逻辑功能的器件，如门电路、译码器、通用、具有固定逻辑功能的器件，如门电路、译码器、计数器等计数器等设计方法设计方法：先选择芯片，依据芯片功能特点进行设计：先选择芯片，依据芯片功能特点进行设计缺点缺点： 优点优点：符合工程人员设计习惯：符合工程人员设计习惯作为通用芯片，可批量生产，成本低；但又可编程配置实现不作为通用芯片，可批量生产，成本低；但又可编程配置实现不同的电路，设计后能实现专用集成电路同的电路，设计后能实现专用集成

11、电路ASIC的功能。的功能。大多数的大多数的PLD器件允许多次编程，便于系统修改、升级、维护。器件允许多次编程，便于系统修改、升级、维护。集成度高，可以实现更复杂的逻辑电路。如：集成度高，可以实现更复杂的逻辑电路。如：FPGA，使用使用PLD设计的电路具有功耗低、体积小、可靠性高等优点。设计的电路具有功耗低、体积小、可靠性高等优点。PLD器件成为了设计数字系统的一类主流器件。器件成为了设计数字系统的一类主流器件。2、可编程逻辑器件、可编程逻辑器件PLD 具有通用的逻辑结构。但内部包含大量的可编程开关，用具有通用的逻辑结构。但内部包含大量的可编程开关，用户户编程编程配置这些开关为不同的状态，就能

12、实现不同的逻辑功能。配置这些开关为不同的状态，就能实现不同的逻辑功能。 编程配置过程可以由最终的电路产品编程配置过程可以由最终的电路产品用户用户借助编程工具实现，借助编程工具实现，而不必由芯片制造厂商来完成而不必由芯片制造厂商来完成 优点优点：设计和开发周期长，产品投放市场时间长；设计和开发周期长，产品投放市场时间长；生产过程中可能要经过多次反复的尝试，成本高，风险大。为降低成生产过程中可能要经过多次反复的尝试，成本高，风险大。为降低成本，通常需要生产足够的数量，以降低每片的平均价格。本，通常需要生产足够的数量，以降低每片的平均价格。通常用于微处理器、信号处理等大规模专用集成电路设计通常用于微

13、处理器、信号处理等大规模专用集成电路设计 3、定制芯片、定制芯片生产方法生产方法：将设计好的电路交付半导体器件制造厂商，由厂商选择合将设计好的电路交付半导体器件制造厂商，由厂商选择合适的技术生产满足特定性能指标芯片适的技术生产满足特定性能指标芯片 缺点缺点： 优点优点：针对特定的应用需求生产、优化。更好的性能，实现更大规模电路针对特定的应用需求生产、优化。更好的性能，实现更大规模电路类型类型： 全定制芯片全定制芯片：由设计者完全决定芯片内的晶体管数量、晶体管的放由设计者完全决定芯片内的晶体管数量、晶体管的放 置位置、相互之间的连接方式等置位置、相互之间的连接方式等 半定制芯片半定制芯片：在厂商

14、预构建的一些电路的基础上，设计版图，再交在厂商预构建的一些电路的基础上，设计版图，再交付生产厂家进行生产付生产厂家进行生产 由于从底层独立模块的设计开始，系统的整体性能由于从底层独立模块的设计开始，系统的整体性能不易把握；而且只有在系统设计完成后，才能进行不易把握；而且只有在系统设计完成后，才能进行整体测试，一旦发现错误或系统不能满足某些指标整体测试，一旦发现错误或系统不能满足某些指标要求，修改起来比较困难。要求，修改起来比较困难。 1、设计方法、设计方法自底向上自底向上缺点缺点： 优点优点：符合硬件工程师的设计习惯：符合硬件工程师的设计习惯 传统的使用标准芯片设计数字系统所采用的主要方法传统

15、的使用标准芯片设计数字系统所采用的主要方法 划分后的基本模块往往不标准，制造成本可能很高。划分后的基本模块往往不标准，制造成本可能很高。 1、设计方法、设计方法自顶向下自顶向下缺点缺点： 优点优点：易于对系统的整体结构和行为特性进行控制。易于对系统的整体结构和行为特性进行控制。 便于多个设计者同时进行设计，用系统工程的方法对设计进行便于多个设计者同时进行设计，用系统工程的方法对设计进行管理；便于修改维护管理；便于修改维护 从系统的概念设计开始，依据系统功能需求，将整个系统划分为若干个相从系统的概念设计开始，依据系统功能需求，将整个系统划分为若干个相对独立的子系统，对独立的子系统，直至便于逻辑设

16、计和实现的基本模块。直至便于逻辑设计和实现的基本模块。 设计关键设计关键：模块的合理划分：模块的合理划分 划分过程可以不考虑硬件的功能特性，完全可以依据系统的功能需求进行，划分过程可以不考虑硬件的功能特性，完全可以依据系统的功能需求进行，但划分应遵循以下的基本原则：但划分应遵循以下的基本原则：各模块相对独立，功能集中，易于实现；各模块相对独立，功能集中，易于实现；模块间接逻辑关系明确，接口简单，连线少。模块间接逻辑关系明确，接口简单，连线少。2、设计流程（自顶向下）、设计流程（自顶向下）PCB明确设计要求，确定系统的整体设计方案。明确设计要求，确定系统的整体设计方案。 将系统划分为多个功能相互

17、独立的子系统将系统划分为多个功能相互独立的子系统/模块。模块。 选择芯片，独立设计各个子系统选择芯片，独立设计各个子系统/模块。模块。 定义各子系统定义各子系统/模块间的互连线路，将所有模块组合成完整模块间的互连线路，将所有模块组合成完整系统。系统。对设计完成的电路进行功能仿真，检测其逻辑功能是否正对设计完成的电路进行功能仿真，检测其逻辑功能是否正确。确。进行电路板的物理设计，包括确定电路板上每个芯片的物进行电路板的物理设计，包括确定电路板上每个芯片的物理位置、芯片之间的相互连接模式等。如理位置、芯片之间的相互连接模式等。如Protel。对物理映射后的电路进行时序仿真。对物理映射后的电路进行时

18、序仿真。制作原型板，测试，投产。制作原型板，测试，投产。EDA的概念的概念以大规模以大规模可编程逻辑器件可编程逻辑器件为设计载体，以为设计载体，以硬件描述语言硬件描述语言为系为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的器件的开发软件及实验开发系统开发软件及实验开发系统为设计工具，通过有关的开为设计工具，通过有关的开发软件，自动完成用软件方式设计的电子系统到硬件系统的发软件，自动完成用软件方式设计的电子系统到硬件系统的逻辑编译逻辑编译、逻辑化简逻辑化简、逻辑分割逻辑分割、逻辑综合及优化逻辑综合及优化、逻辑布逻辑布局布线局布线、

19、逻辑仿真逻辑仿真，直至对于特定目标芯片的，直至对于特定目标芯片的适配编译适配编译、逻、逻辑映射、辑映射、编程下载编程下载等工作，最终形成集成电子系统或专用集等工作，最终形成集成电子系统或专用集成芯片的一门技术成芯片的一门技术 EDA技术的主要内容技术的主要内容大规模可编程逻辑器件大规模可编程逻辑器件 硬件描述语言硬件描述语言 EDA软件开发工具软件开发工具 实验开发系统实验开发系统：通常用于电路或系统设计的测试与验证。通常用于电路或系统设计的测试与验证。构成：构成：可编程逻辑器件可编程逻辑器件； 编程编程/下载电路下载电路； 输入输入/输出电路输出电路，如按键、开关、发光二极管、，如按键、开关

20、、发光二极管、7段段数码管、液晶显示屏等；数码管、液晶显示屏等； 信号产生电路信号产生电路，如时钟、脉冲、高低电平等；，如时钟、脉冲、高低电平等； 接口电路以及开发系统的扩展接口接口电路以及开发系统的扩展接口等。等。1、什么是、什么是HDL 特点特点：用软件方法描述数字电路和系统，便于设计输入；：用软件方法描述数字电路和系统，便于设计输入； 允许描述系统行为，实现自顶向下的分层次设计，允许描述系统行为，实现自顶向下的分层次设计， 允许各个层次的仿真验证。降低设计成本，缩短设计周期。允许各个层次的仿真验证。降低设计成本，缩短设计周期。是一种以文本形式描述数字电路和数字系统的语言。专门用于描述逻辑

21、电是一种以文本形式描述数字电路和数字系统的语言。专门用于描述逻辑电路和系统的硬件结构或行为特性路和系统的硬件结构或行为特性 描述级别描述级别： 行为级行为级：不考虑实现硬件的具体结构：不考虑实现硬件的具体结构 寄存器传输级寄存器传输级RTL：用数字系统内部的寄存器、以及各寄存器（组）：用数字系统内部的寄存器、以及各寄存器（组）间二进制信息传输的数据通路（可以直接传送，或经过数据处理部件的加间二进制信息传输的数据通路（可以直接传送，或经过数据处理部件的加工）来描述数字系统。与逻辑电路都有明确的对应关系工）来描述数字系统。与逻辑电路都有明确的对应关系 门电路级门电路级：是用构成数字系统的逻辑门以及

22、逻辑门之间的连接模型来：是用构成数字系统的逻辑门以及逻辑门之间的连接模型来描述数字系统。与逻辑电路都有明确的对应关系描述数字系统。与逻辑电路都有明确的对应关系1、什么是、什么是HDL几个概念几个概念 综合综合 将高层次描述的电路或系统转化为能与器件的基本结构将高层次描述的电路或系统转化为能与器件的基本结构相映射的一系列物理单元（如逻辑门）以及这些单元之间的相映射的一系列物理单元（如逻辑门）以及这些单元之间的互连，这个过程就是综合。互连，这个过程就是综合。形成网表文件形成网表文件 布局布线布局布线/适配适配 综合之后，需要针对特定的目标器件，利用其内部资源综合之后，需要针对特定的目标器件，利用其

23、内部资源进行合理布局，并布线连接各逻辑模块，这一过程称为适配进行合理布局，并布线连接各逻辑模块，这一过程称为适配或布局布线。或布局布线。 2、VHDL和和Verilog VHDL V：是英文缩写：是英文缩写VHSIC（Very High Speed Integrated Circuit）的第）的第一个字母，因此，其中文翻译应为甚高速集成电路硬件描述语言一个字母，因此，其中文翻译应为甚高速集成电路硬件描述语言（VHSIC Hardware Description Language）。）。 VHDL最初由美国军方组织开发，诞生于最初由美国军方组织开发，诞生于1982年，在年，在1987年底被年底被

24、IEEE和美国国防部确认为标准硬件描述语言。和美国国防部确认为标准硬件描述语言。 Verilog 于于1983年初创于年初创于GDA（Gateway Design Automation）公司。）公司。1989年，年，Cadence公司收购公司收购GDA公司，公司，Verilog成为了成为了Cadence公司专有的公司专有的HDL。在。在1990年，年，Cadence公司决定开放公司决定开放Verilog，而成立了一个公司和大学的联盟，而成立了一个公司和大学的联盟机构机构OVI（Open Verilog International），并将），并将Verilog移交给了该机构。移交给了该机构。这极

25、大地促进了这极大地促进了Verilog的发展，在的发展，在1995年，年，Verilog被被IEEE采纳成为了一采纳成为了一种标准的硬件描述语言。种标准的硬件描述语言。 verilogVHDL逻辑描述层次逻辑描述层次设计者要求设计者要求综合过程综合过程综合器要求综合器要求高级描述语言高级描述语言适用于行为级和适用于行为级和RTL级级的描述的描述最适于描述电路的行为最适于描述电路的行为低级描述语言低级描述语言适用于适用于RTL级和门级电级和门级电路的描述路的描述最适于描述门级电路最适于描述门级电路可以不了解电路的结构可以不了解电路的结构细节，所作工作较少细节，所作工作较少必须了解电路的结构细必须

26、了解电路的结构细节，所作工作较多节，所作工作较多行为级行为级RTL级级门级门级几乎不能直接控制门电几乎不能直接控制门电路的产生路的产生RTL级级门级门级易于控制电路资源易于控制电路资源高高低低VHDL和和Verilog3、使用、使用Verilog设计数字系统的优点设计数字系统的优点 1）自顶向下的分层次设计）自顶向下的分层次设计 2）方便简单的设计输入）方便简单的设计输入 3）电路和系统设计的兼容性）电路和系统设计的兼容性 4）成熟电路模块的共享和可重用性）成熟电路模块的共享和可重用性 1、设计输入设计输入将数字电路或系统的概念设计输入计算机。将数字电路或系统的概念设计输入计算机。1）原理图输

27、入）原理图输入 原理图编辑环境；绘制逻辑电路图的各类工具；基本器件原理图编辑环境；绘制逻辑电路图的各类工具；基本器件库（标准器件）；厂家设计的较复杂逻辑模块（器件）。库（标准器件）；厂家设计的较复杂逻辑模块（器件）。2）HDL输入输入 文本编辑环境。文本编辑环境。 HDL输入方法简单、方便，更适合于描述复杂的大型数字输入方法简单、方便，更适合于描述复杂的大型数字电路和系统。电路和系统。 Altera的的Quartus Lattice的的ispEXPERT Xilinx的的ISE套件套件 2、综合与优化综合与优化 将高层次描述的电路或系统转化为能与器件的基本结构将高层次描述的电路或系统转化为能与

28、器件的基本结构相映射的一系列物理单元（如逻辑门）以及这些单元之间的相映射的一系列物理单元（如逻辑门）以及这些单元之间的互连，这个过程就是综合。互连，这个过程就是综合。 综合器：综合器：完成综合过程的软件完成综合过程的软件 输入：原理图或输入：原理图或HDL描述的电路描述的电路 输出：用来描述转化后的物理单元及其互连结构的文件，输出：用来描述转化后的物理单元及其互连结构的文件，这个文件称为这个文件称为网表文件网表文件。 综合器的综合过程必须针对某一综合器的综合过程必须针对某一PLD生产厂家的某一产生产厂家的某一产品，因此综合后的电路是硬件可实现的。品，因此综合后的电路是硬件可实现的。 优化：优化：综合器能够根据设计者性能参数定义的要求，自综合器能够根据设计者性能参数定义的要求，自动选