第四章 存储器系统2

1、存储器芯片的扩展及其与系统总存储器芯片的扩展及其与系统总线的连接线的连接 重点：重点：不同规格、类型的存储器芯片与系统总线连接，构成存储器系统。 一、一、 存储器芯片与存储器芯片与CPU的连接的连接 CPU对存储器进行读写操作，先给出地址对存储器进行读写操作，先给出地址信号，选择要进行读信号，选择要进行读/写操作的存储单元，写操作的存储单元，再发出读再发出读/写控制信号，最后才能在数据总写控制信号，最后才能在数据总线上交换数据线上交换数据 存储器芯片与CPU之间的连接，实质上就是其与系统总线的连接，包括： 地址线的连接； 数据线的连接； 控制线的连接； 连接中要考虑以下几方面问题： 1、CPU

2、总线的负载能力总线的负载能力 一般其输出直流负载能力为带一个TTL负载。现在，存储器一般都为MOS电路，直流负载很小，主要负载是电容负载，故在小型系统中，CPU可以直接与存储器相连接，较大的系统中，若CPU的负载能力不能满足要求，可以（就要考虑CPU能否带得动，需要时加上缓冲器，）由缓冲器的输出带负载。 2、CPU的时序和存储器的存取速度配合问题的时序和存储器的存取速度配合问题 CPU在取指和存储器读或写操作时有固定时序，要根据这些要求确定存储器存取速度，或在存储器已经确定的情况下，考虑是否加Tw周期，以及如何实现。 3、存储器的地址分配和片选问题、存储器的地址分配和片选问题 内存通常分成RA

3、M和ROM两大部分，而RAM又分为系统区(即机器的监控程序或操作系统占用的区域)和用户区，用户区又要分成数据区和程序区，ROM的分配也类似，所以内存的地址分配很重要。存储器芯片的容量有限，通常由多片组成一个存储器，这时就考虑如何产生片选信号的问题。 4、控制信号的连接、控制信号的连接 CPU在与存储器交换信息时，通常有以下几个控制信号(对8088/8086来说)： M */ IO （ M / IO *），RD*，WR*以及WAIT信号。把这些信号变成存储器要求的控制信号，以实现所需的控制。 二、二、 存储器芯片的扩展存储器芯片的扩展 有两种存储器芯片扩展方法： 1、存储器芯片的位扩充、存储器芯

4、片的位扩充适用场合：存储器芯片的容量满足要求但字长不够。 例例1 用1K4的2114芯片构成lK8的存储器系统。 分析：分析： 每个芯片的容量为1K，满足容量要求。每个芯片只能提供4位数据，需用2片芯片构成，以满足8位字长的要求。 设计要点：设计要点： 将两芯片的地址线对应并联，接至系统地址总线的低10位。 数据线则按芯片编号连接，1号芯片的4位数据线依次接至系统数据总线的D0-D3； 2号芯片的4位数据线依次接至系统数据总线的D4-D7。 两个芯片的WE*端并在一起后接至系统控制总线的存储器写信号（如CPU为8086/8088，也可和M / IO *或M */ IO的组合来承担）。 CS*引

5、脚也分别并联后接至地址译码器的输出，而地址译码器的输入则由系统地址总线的高位来承担。 当存储器工作时，根据高位地址译码结果同时选中两个芯片，地址的低位同时到达每个芯片，选中它们相同序号单元。在读/写信号的作用下，两个芯片的数据同时读/写，输出/写入一个字节。 用2114组成1K8的存储器连线 A11A10译码器A9A9A0A0WRWEI/OI/OCS2114 (1).D0D3D4D7A9A0WEI/OI/OCS2114 (2). . . . .8088Y0M/IO 根据硬件连线图，我们还可以进一步分析出该存储器的地址分配范围如下： A19 . A12 A11 A10 A9 . A0 0 0 0

6、 0 0 0 0 0 H ： ： ： ： 0 0 1 1 0 3 F F H 表示可以任选值，在这里我们均选0。 2、存储器芯片的字扩充、存储器芯片的字扩充 适用场合：存储器芯片的字长符合存储器系统的要求，但其容量太小。 例例2 用2K8的2716存储器芯片组成8K8的存储器系统。 分析：分析：每个芯片的字长为8位，满足存储器系统的字长要求。每个芯片只能提供2K个存储单元，需用4片这样的芯片，以满足容量要求。 设计要点：设计要点： 将芯片的11位地址线对应并联，再按次序接至系统地址总线低11位。 将各芯片的8位数据线依次接至系统数据总线的D0-D7。 四个芯片的OE*端并在一起后接至系统控制总

7、线的存储器读信号，CE*引脚分别接至地址译码器的不同输出。 高位地址不同，译码器选中不同的芯片，低位地址码则同时到达每一个芯片，选中它们的相应单元。在读信号作用下，只有被选中芯片的数据被读出，送上系统数据总线，产生一个字节的输出。 用2716组成8K8的存储器连线 A10A0OEO0O7M/IO8088A12A11A10A0RDD0D72176 (1)CEA10A0OEO0O72176 (2)CEA10A0OEO0O72176 (3)CEA10A0OEO0O72176 (4)CEY3Y2Y1Y0译码器. A19 . A13 A12 A11A10 A9 . A0 0 0 0 0 0 0 0 0

8、0 H ： ： 2716-1 0 0 1 1 1 0 7 F F H 0 1 0 0 0 0 8 0 0 H ： ： 2716-2 0 1 1 1 1 0 F F F H 1 0 0 0 0 1 0 0 0 H ： ： 2716-3 1 0 1 1 1 1 7 F F H 1 1 0 0 0 1 8 0 0 H ： ： 2716-4 1 1 1 1 1 1 F F F H 3、同时进行位扩充与字扩充、同时进行位扩充与字扩充 适用场合：适用场合：存储器芯片的字长和容量均不符合存储器系统的要求，需要用多片进行位扩充和字扩充，以满足系统的要求。 例例3 用1K4的2114芯片组成2K8的存储器系统。

9、 分析：分析：芯片的字长为4位，先用位扩充的方法，用两片芯片组成1K8的存储器。再用字扩充的方法来扩充容量，使用两组经过位扩充的芯片组来完成。 设计要点：设计要点：芯片10根地址信号引脚并接接至系统地址总线的低10位，每组两个芯片的4位数据线分别接至系统数据总线的高/低四位。地址的A10、A11经译码后的输出，作为两组芯片的片选信号，每个芯片的控制端直接接到CPU的读/写控制端上，以实现对存储器的读/写控制。 高位地址的不同，系统通过译码器分别选中不同的芯片组，低位地址码则同时到达每一个芯片组，选中它们的相应单元。在读/写信号的作用下，选中芯片组的数据被读出，送上系统数据总线，产生一个字节的输

10、出，或者将来自数据总线上的字节数据写入芯片组。 用2114 组成2K8的存储器连线 M/IOWRA0A9D7D4CSWE2114 (1)A0A9D3D0CSWE2114 (1)A0A9D7D4CSWE2114 (2)A0A9D3D0CSWE2114 (2)2:4译码器A11A10A0A9D7D010 A19 . A13 A12 A11A10 A9.A0 0 0 0 0 0 0 0 H ： ： 2114-1 0 0 1 1 3 F F H 0 1 0 0 4 0 0 H ： ： 2114-2 0 1 1 1 7 F F H 表示可以任选值，在这里我们均选0。 采用的片选控制的译码方式称为全译码方

11、全译码方式式，这种译码电路较复杂，由此选中的每一组的地址是确定且唯一的。有时，为方便起见，也可以直接用高位地址（如A10A19中的任一位）来控制片选端。例如用A10来控制，粗看起来，这两组的地址分配与全译码时相同，但是当用A10这一个信号作为片选控制时，只要A100，A11A19可为任意值都选中第一组；而只要A101，A11A19可为任意值都选中第二组。这种选片控制方式称为线选法线选法。线选法示例线选法节省译码电路，设计简单，但须注意芯片的地址分布以及各自的地址重叠区 A10M REQ去 后 一 页去 前 一 页 例4 一个存储器系统包括2K RAM和8K ROM，分别用1K4的2114芯片和

12、2K8的2716芯片组成。要求ROM的地址从1000H开始，RAM的地址从3000H开始。完成硬件连线及相应的地址分配表。 分析：分析：该存储器的设计可以参考本节的例2和例3。所不同的是，要根据题目的要求，按规定的地址范围，设计各芯片或芯片组片选信号的连接方式。整个存储器的硬件连线如图所示。 2K RAM和8K ROM存储器系统连线图 A13A12A11A10A9A0W RR DD0D7C SW E2114 (2)C SW E2114 (2)C SW E2114 (1)C SW E2114 (1)C EO E2716 (4)C EO E2716 (3)C EO E2716 (2)C EO E2

13、716 (1)译码器Y2.M/IOY78088根据硬件连线图，我们可以分析出该存储器的地址分配范围 A19 . A14 A13 A12 A11 A10 A9 . A0 0 0 0 1 0 0 0 0 1 0 0 0 H ： ： 2716-1 0 0 0 1 0 1 1 1 17 F F H 0 0 0 1 1 0 0 0 18 0 0 H ： ： 2716-2 0 0 0 1 1 1 1 1 1F F F H 0 0 1 0 0 0 0 0 2 0 0 0 H ： ： 2716-3 0 0 1 0 0 1 1 1 2 7 F F H 0 0 1 0 1 0 0 0 2 8 0 0 H ： ： 2716-4 0 0 1 0 1 1 1 1 2 F F F H 0 0 1 1 0 0 0 0 3 0 0 0 H ： ： 2114-1 0 0 1 1 0 0 1 1 3 3 F F H 0 0 1 1 1 0 0 0 3 8 0 0 H ： ： 2114-2 0 0 1 1 1 0 1 1 3 B F F H习题：习题： 1、