硬件原理详细说明书(模板)

1、文件名称：硬件原理说明书（模板）文件编号： A09-Q4-000073版本号 / 修改码： A 文件密级：秘密 文件状态： CFC 受控标识：受控拟制/ 日期：赵万坤2009年6月9日审核/ 日期：张玉波2009年6月9日张玉波 虞日跃徐毓军丛俊杰 王弢 贺保国会签：董春禄 刘旭青 李剑 任龄 钟启明批准/日期： 史洪源2009 年 6月 16日修订页编号早节 名称修订内容简述修订日期订前 版本订后 版本拟制审核批准1全部创建2009-6-9/A赵万坤张玉波史洪源2345678910111213141516本版本与旧文件（版本）的关系无文件名称：XXX 模块硬件原理说明书文件编号：XXX-C1

2、1-XXXXXX项目名称：XXXXX项目编号：XXXXXX物料编码：XXXXXXXXXX版 本 号：X/XX文件密级：秘密文件状态：CFC受控标识：受控拟制：XXXXX年月日审核：XXXXX年月日会签：XXXXXXX年月批准：日文件发放范围： 生产制造部修订页序 号版本 号修订内容简述拟制/ 日期审核批准1XXXXXXXXXXXXXXX23456789101112131415161 设计依据12 规范性引用文件13 产品功能14 技术指标15 接口说明16 硬件原理说明26.1 硬件原理框图 26.2 电路原理分析2621 单通道原理 3622 过压保护46.2.3 AD 转换56.2.4 光

3、耦速度分析56.2.5 温漂估算56.2.6 电源分析66.3可编程逻辑设计说明 66.3.1 管脚定义66.3.2 资源分配76.3.3 逻辑分析76.4 板级程序资源说明 86.4.1 单片机的管脚定义 86.4.2 资源分配96.5 降额设计106.6 MTBF计算（可选）106.7 FMEA 分析106.8 时序分析（有此部分时必须） 106.9绝缘耐压分析（有此部分时必须） 107 关键信号列表118 测试点119 配套明细表1110电路原理图1111可编程器件逻辑图 1112制版文件光绘图1113设计参考资料1214附录12注意：模版中的高亮斜体文字仅作为创建文档的提示信息。提交文

4、档前， 请删除这些文字和说明。1设计依据要求指明本设计的设计输入文件的名称和文件编号。设计输入文件一般是对应的“产品内控标 准” “技术接口书”和“产品规格书”。举例如：文件名称：XXXXXXX 产品规格书文件编号：XXX-XXX-XXXXXX文件名称：XXXXXXX 产品总体设计说明书文件编号：XXX-XXX-XXXXXX2规范性引用文件将本文档中中引用到的所有引用文件一一列出。例如:文件名称：元器件的选用与表述指南文件编号：Z07-Q3-000213文件名称：印制电路板设计规范文件编号：Z07-F2-000008文件名称：电路逻辑图制图指南文件编号：Z07-Q3-0002173产品功能描述

5、产品的功能4技术指标直接将产品规格书中的技术指标拷贝过来。5接口说明电气接口规格：描述该板卡或模块与母板的连接器定义、端子定义、指示灯定义、应遵守的工艺规范等。可直接将 产品规格书中设计规范章节的相关部分拷贝过来。6硬件原理说明6.1硬件原理框图硬件原理框图：按数据流程绘制原理框图 图例A01P回读V/1电路嶋A03PADS7844SPI高速 光耦DAC 8554SPI 福高速 光耦X 5045SPIADS1242SPIAI2 ADS一 1242高 速 光 耦 MOCD213DI1P信号°调理AT89C51ED2MOCD213信号调理DI7PD01PEPC3T144AQW614彳AQ

6、Y275 *回读D02P回读欧式连接器站地址 485收发器骨DP通讯图1模块原理框图6.2电路原理分析包括元器件的选型分析和选用的说明和电路分析以下为示例621单通道原理1 AI部分图2模块AI部分单通道原理框图AD采用ADS1242 , AD与系统间用高速的光耦进行SPI通讯2 AO部分图3模块AO部分单通道原理框图AO部分使用底板上的24V电源，通过光耦实现与系统的SPI通讯3 DI部分+24V图4模块DI部分单通道原理框图对本模块是触点输入型，共负端，所以7通道的负端电平相同，与24V-也相同。光耦放置在端 子板上，光耦采用MOCD213,取R2=510J, R仁4.7K",经

7、实际测量光耦二极管两端电压在光耦 导通时，有Vf = 1.1V，所以有i2 = V f/R2 = 1.1/510: 2.16 mA , i1 = (24-1.1)/ 4.7: 4.87mAi1- i2 ,约为规格要求查询电流为5mA,基本符合，这时光耦发光二极管侧的导通电流是2.71mA，根据光耦电流传输比，实际调整R3为10K1 L综上，R1 丄 4 .7K。，R2 止 510 0， R3 = 10K 0。4. DO部分_74 ACT245LM293470 QAQY275或AQW614端子板3.0V图5 DO部分单通道原理框图模块采用5V控制的固态继电器AQY275和AQW614 ,继电器放

8、在端子板上。74ACT245是用 来做驱动的。回读是靠电压比较器LM293来完成的，继电器AQY275的输入端的二极管的最大管 压降是1.5V , AQW614输入端的二极管的最大管压降是2.5V ,如果DO的输出为1 ,并且AQY275 的功能正常，则LM293的正端输入电压小于3V，则LM293输出值为低电平，如果AQY275的输 入端二极管故障，故障状态为开路，LM293的正端的输入电压4.4V ( 74ACT245的VOH最小为(开路时)4.4V ),则LM293的输出值为高电平。对于AQW614同样的分析原理。如果DO的输出为0,或这AQY275的输入端二极管故障状态为短路的情况，则

9、检测不到故障。6.2.2 过压保护AI部分：AI输入有过流保护电路，可以承受30V的过压。AO部分：AO有一个防反的二极管，可以承受+30V的过压。DI 部分：当外加 60V 电压时，i3 = i1-i2 = (60-1.1)/4.7-2.16 :、10.4 mA，该光耦的 If ( MAX )是60mA ,所以正向60VDC电压是可以满足要求的。当外加-60VDC电压时，流经D1的电流约12.8mA,而二极管BYM10-100-E3的最大电流可达1.0A ,所以反向电压是可以满足的。DO部分：DO1选用的是AQY275固态继电器，输出是无极性的，正常的负载电压为 100V ,是可以承受72V

10、的过压的。DO2选用AQW614固态继电器，输出为无极性，正常的负载电压为400V，满足通道过压设计要求。6.2.3 AD 转换ADC转换芯片采用的是 ADS1242 , ADS1242 为一个24位的 吝 AD芯片，最少有效位为19位(PGA=128 ),满足AD分辨率不低于16位的要求，AD的转换速率可设定为 fdata =15Hz , 则每个通道的数据更新时间为1/15=66.7ms，满足全通道扫描10 次/秒的要求。在AD的转换速率 为fdata =15Hz的情况下，ADS1242针对50Hz干扰信号的典型共模抑制比为120dB，差模抑制 比为100dB，因此是可以满足共模抑制比优于1

11、20dB，差模抑制比优于60dB的要求的。ADS1242的共模、差模参数如下：Common-Mode Rejeclionat DC100dB=60.= 15Hz13QdB(cm =引He, f则=15Hz120dBNormal-Mod& Rejectionbe =明也15Hz100dB& =闌Hz ,丘帝=伍也100dB图3ADS1242参数电流 采样电阻选用的是精密电阻，精度为0.02%，温漂5ppm/K，初始的精度误差是可以通过 系统校准来减小的，所以选用精度0.02%的电阻是可以满足设计精度0.02%的要求的。6.2.4光耦速度分析HCPL-0661的速度分析：HCPL-

12、0661的通断时间如下图所示:Output RiseTime (10-90%)£24nsOutput FallTime (90-10%)tf10JIS图4HCPL-0661 开关时间从图中可以看出，HCPL-0661的速度至少能达到30Mbit/S，按这个速率进行估算，实际模拟 的SPI的速度可以为100Kbit/S ,则2个通道AI的SPI 口的数据量为2*8*5=80bit ,数据通信时间为80/100K=0.8ms，小于100 ms，满足全通道扫描10 次/秒的要求。3个通道AO的数据量为3*24=72bit，数据通信时间为72/100K=0.72ms，满足建立时间小于 20m

13、S的要求。3个通道的AO的回读3*20=60bit ,数据通信时间为60/100K=0.6ms用在SPI上的时间，是比较短的。6.2.5温漂估算125 C之间温漂最大为20ppm/ C ;精确度最大为0.2% ;低静态电流，约为100 高输出电 流，达±0mA，与其它同类器件相比有较好的性价比。2 .采样电阻采样电阻R1选用的是718厂的精密电阻，精度是0.02%，温漂为5ppm/K。3 . AD转换器ADS1242的输入偏置电压的温漂为0.02ppm of FS/ C,增益的温漂为0.5ppm/ C，按照输入 电压 011mA 进行估算，由 ADS1242 引进的温漂为 0.02*

14、2.5+0.5*2*2.5=2.55凶/C （2ppm/C）总的温漂为2+7+5=14 ppm/ C,满足设计要求的50ppm/ C的要求AO部分：主要的器件有1电压参考源REF3240 基准源封装小（SOT23-6 封装）；0°C 125 C之间温漂最大为 7ppm/ C, -40 C 125 C之间温漂最大为20ppm/ C ;精确度最大为0.2% ;低静态电流，约为100 高输出电 流，达±0mA，与其它同类器件相比有较好的性价比2. DA转换器DAC8554的输出偏置电压的温漂为5pV/C（ 1.25 ppm/ C，输出量程为04V ），增益的 温漂为1 ppm/

15、C, DA的温漂为2.25 ppm/ C3 .运算放大器INA132INA132的偏置电压的温漂为5凶/ C （1.25 ppm/ C,输出量程为04V ），增益的温漂为10ppm/ C INA132 的温漂为 11.25ppm/ C4 .精密电阻V/I的电阻选用的是718厂的精密电阻，精度是0.1%，温漂为10ppm/K总的温漂为7+2.25+11.25+10=30 ppm/ C,满足设计要求的50 ppm/ C的要求。6.2.6电源分析模板中可编程器件（Cyclone系列的EP1C3T144I7N ）工作电源为+3.3V，核电压为1.5V。因 此需要使用LDO将+5V电源转换为+3.3V和

16、1.5V电压输出。采用TI公司的LDO电源芯片 TPS77733 产生+3.3V电压和TPS77715 产生+1.5V电压，其特性如下：TPS77733/TPS77715:上电输出200ms低电平复位信号超低的85 A静态电流 750mA电流输出能力输出电压 +3.3V±2%/+1.5V ±2%具有热保护功能6.3可编程逻辑设计说明分别说明管脚定义（以表格的形式定义，对于总线类型的可写在一行中）、资源分配、逻辑分析 等相关内容。以下为示例模块双网切换与主控模块一样采用逻辑切换，通过硬件判断网线上的数据流来切换，整个切换 过程不需要CPU干预，全部由硬件逻辑完成。硬件可编程器

17、件选用Altera公司性价比相对较好的FPGA Cyclone系列的EP1C3T144I7N 器件，它具有2910个逻辑单元（LE）,最大用户I/O管脚 数 100 个，144-pin TQFP 封装。6.3.1管脚定义模块上的EP1C3T144I7N器件管脚分配如表4所示:表4 FPGA器件管脚分配表I/O功能I/O管脚功能27、28、31 36低8位地址/数据总线复用71第一路AI SPI数据输出信号线16全局时钟输入72第一路AI SPI时钟信号线37DO复位保持信号73AO回读SPI数据输出信号线74AO回读SPI时钟信号线|75第一路ADS1242数据米集完 成信号线42、47 53

18、高8位地址线54读控制信号76AO SPI时钟信号线55写控制信号77AO SPI数据输出信号线|38单片机外部中断178第一路ADS1242片选信号线39单片机外部中断079第二路AI SPI数据输出信号线8890、95FPGA在线调试接口82第二路AI SPI时钟信号线56单片机串口发送端83第二路ADS1242数据米集完 成信号57单片机编程串口接收端84AI SPI数据输入信号线632 资源分配说明可编程逻辑器件的资源分配情况。例如：表5可编程逻辑器件资源占用K源名称简称资源总量实际占用IO引脚IO逻辑单元LE |锁相环PLL内存RAM Bits内存块RAM Block乘法器MUL6.

19、3.3 逻辑分析分析逻辑功能的实现过程、关键技术点和算法，如果使用编程语言开发，按照模块化的设计方法， 将程序模块列出并进行分析。如果逻辑复杂的话，应画出功能图、真值表、状态图、时序图等。以下为示例1） DP通讯的硬件切换功能DP通讯硬件切换功能由EP1C3T144I7N 逻辑完成，主要包括1KHz时钟发生器（由24MHz 系统时钟分频得到）、dp_control控制功能块等逻辑，详见附录PFGA逻辑图。"LPM COUNTER"Param elerValueLPM SWLLPM AWMLl=lM WQDlLPM DIREC,UPi,LPM WIDT16LPM PORT-2

20、4陋时钟巒入 I I J M B I I IIK CLK15 J.01 “1K =<CLK15 :利用计数器产生1KHz时钟发生器，计数个数为、丄拓人拓24MHz 计数个数：= 240001KHz使用一个16的计数器就能实现，1K_CLK14信号线即为1KHz信号。预置计数初值=32768 - 24000= 215 -24000=87682） DP通讯站地址读取逻辑读取DP站地址OxFEFF:'；lnADOS nrsLJOSJ06J07=iMPirr f-DBOOX-/RD :族w.DBO1DB02 、DBflJ XDOOl0B05? DB06 X DBO7Xlijpi'

21、if'"S 滾円it inr_i ithEEzT"：IMF I if itiFiirOptionValueLocationPIN 91JJjptiQtlLocationFIN 一92T*vw一 nnJ03LocationPIN 95OntianValusLocadcnPINJ96OptionVdlueLocationPIN7LocationPIN 90OhtianValiii9LocationPIN 99OptianValueU)cationPIN 1OCJ046.4板级程序资源说明分别说明单片机管脚定义、资源分配等相关内容（包括中断分配、口线控制、地址分配等资源的

22、描 述）以下为示例6.4.1单片机的管脚定义以表格的形式定义，对于总线类型的可写在一行中。表6单片机管脚定义i/O管脚功能I/O管脚功能3643低8位地址/数据总线复用9X5045 SPI串行时钟线2431高8位地址线10外部看门狗复位信号2DP收发控制11串口数据输入线3运行灯控制13串口数据输出线4通讯灯控制14外部中断06X5045片选信号15外部中断1（ MV信号调解50ms中断信号）7X5045 SPI串行数据输入线18总线线控制信号8X5045 SPI串行数据输出线19总线读控制信号642 资源分配 编写板级程序所需的所有资源，以表格的形式定义。表7单片机资源分配种类资源说明串行口

23、中断rI串口进行数据收发，中断优先级最咼，优先级=4。中断和疋定时器T1中断10ms定时器，优先级=0，用于处理双网切换、监测DP通讯等时器分配定时器T0用于从站接收数据时间间隔的监测外部中断1用于手操器MV信号调解50ms定时中断口线控制P1.0dp收发控制；类型：输出，0 :发送数据，1:接受数据|P1.1运行灯控制；类型：输出，0 :点灯，1:灭灯P1.2通讯灯控制；类型：输出，0 :点灯，1:灭灯P1.4X5045片选信号；类型：输出，0 :选通X5045 , 1:不选通X5045P1.5収5045 SPI串行数据输入线；类型：输入P1.61X5045 SPI串行时钟线；类型：输出P1

24、.7X5045 SPI串行数据输出线；类型：输出P3.3使能外部中断10xA000DP站地址片选地址0xA100DP站偏移地址片选地址（A0）,用于识别14槽机笼（A0为1）和10槽机笼（A0为0）从站地址计算方法如下：A0 - 1时低4位为槽号，用于14槽机笼，高4位位笼号，站地址|逻辑处理为笼号X12+槽号；A0 0时低3位为槽号，用于12槽机笼，高4位位笼号，站地址|逻辑处理为笼号X10 +槽号；|外设地址0xAF00DAC通道地址片选地址（由SPI功能块完成）分配0xA200DP网络故障读取地址0xD000ADS1242片选地址0xD100AO回读芯片AD7844片选地址|0xD500

25、0xD600do回读信号读取地址0xD700do通道信号输出地址0xD800DI通道滤波参数写入地址0xD900DI信号读取地址OxDAOODI通道故障读取地址EEPROMX5045，512*8Bit2通道AI相关数据存储：存储器地地址范围ADS1242校零寄存器存储，每片AD需要3个校零寄存器存储空址分配(OxOOx1ff)间。存储地址为0x000x0C。AD1242校零寄存器CRC校验数据存储地址：0x600x67。ADS1242校满寄存器存储，每片AD需要3个校满寄存器存储空间。存储地址为 0x100x1C。AD1242校满寄存器CRC校验数据存储地址：0x680x6F。AI通道修正系数

26、存储：每个修正系数占4个存储地址0x900x9F。存储022mA量程通道斜率修正因子0xA00xAF。存储022mA量程通道偏移修正因子0x800x8F。存储修正因子计算所需满量程修正数据（共2通道）0xB00xB3。修正斜率因子和偏移因子CRC校验数据存储。0xC00xC7。存储011mA量程通道斜率修正因子0xD10xD7。存储011mA量程通道偏移修正因子3通道AO相关数据存储：0x1000x10C。存储AO 420mA量程斜率修正因子。0x1100x11C。存储AO 420mA 量程偏移修正因子。0x1200x125。存储AO每通道斜率因子和便宜因子 CRC校验数据，0x1280x12D。存储AO每通道实际输出满值和零值差数据。10x1300x133。BUP操作模式下，MV调节速率存储。在BUP模式时NM810已经失去和主控的通讯，需存储该参数。6.5降额设计可以用文字描述或直接用表格描述6.6 MTBF计算（可选）可以用文字描述或直接用表格描述6.7 FMEA 分析可以用文字描述或直接用表格描述6.8时序分析可以用文字描述或直接用表格描 述（有此部分时必须）6.9绝缘耐压分析分析如何达到绝缘耐压指标（有此部分时必须）。7关键信号列表用表的方式列出所有对电路起决定作用的关键信号（如时钟信号、高速信号、串行总线信号、 复位信号、高输