集成电路教案07

1、半导体集成电路课程教学教案 课程总体介绍：教材：选用清华大学出版社出版的朱正涌编写的高等学校电子信息类规划教材半导体集成电路一书。根据同学的基础情况参考了上海科技出版社张延庆，张开华编写半导体集成电路。 1 该教材参考教学学时为120学时。2 本教案按教学学时数：64学时编制。3 教学内容学时分配：第一篇半导体集成电路制造工艺 与寄生效应 11学时第0章 绪论 2学时第一章 半导体 集成电路基本制造工艺 5学时 第二章集成电路的寄生效应 4学时第二篇 双极型逻辑集成电路 21学时第三章 TTL集成电路 11学时第四章 TTL中大规模集成电路设计与版图设计 8学时第五章 ECL电路与 IIL电路

2、 2学时第三篇 MOS 逻辑集成电路 24学时 第六章 MOS 反相器与传输们 10学时 第七章 MOS基本逻辑门与版图设计 8学时 第八章 MOS存储器 6学时 第四篇 模拟集成电路 8学时 第九章 模拟集成电路中的元器件与基本单元 8学时 教案结构：课程内容；课程重点；课程难点；基本概念；基本要求。基本概念视同学的基础可以适当删减。：课程教案:第一篇半导体集成电路制造工艺 与寄生效应 11学时第0章 绪论 2学时第一章 半导体 集成电路基本制造工艺 5学时 第二章集成电路的寄生效应 4学时绪论 2学时课程内容: 认识集成电路；集成电路的定义：集成电路的应用特点；集成电路分类。 1 半导体集

3、成电路的发展史2 集成电路发展的特点3 半导体集成电路的分类4 课程内容介绍及要求 课程重点：介绍了何谓集成电路，集成电路发展过程，集成电路是如何分类的（即可分为膜集成电路.半导体集成电路和混合集成电路。半导体集成电路）是以制造工艺分类的，以集成电路的发展史集成电路有何特点；介绍了何谓半导体集成电路，半导体集成电路的分类（即按照电路中晶体管的导电载流子状况分类，可分为双极型集成电路和单极型集成电路两种；按照电路工作性质分类，可分为数字集成电路和模拟集成电路两种），半导体集成电路的重要概念-集成度，以及半导体集成电路的优点（即体积小重量轻；技术指标先进可靠性高以及便于大批量生产和成本低等）。最后

4、给出了课程总体内容介绍，并给出了有关参考书。 课程难点：有关半导体集成电路的定义，不同方法的分类；有关半导体集成电路集成度的定义方法，以及半导体集成电路的发展特点。表1 集成电路发展规划代次的指标年份 1997 1999 2001 2003 2006 2009 2012最小线宽(m） 0.25 0.18 0.15 0.13 0.10 0.07 0.01DRAM容量 256M 1G 1G4G 4G 16G 64G 256G 每片晶体管数（M） 11 21 40 76 200 520 1400 频率 (兆赫 ） 750 1200 1400 1600 2000 2500 3000金属化层层数 6 6

5、-7 7 7 7-8 8-9 9 最低供电电压（v） 1.8-2.5 11.5-1.8 1.2-1.5 1.2-1.5 0.9-1.2 6-0.90.5-0.6最大晶圆直径（mm） 200 300 300 300 300 450 450 基本概念：1 集成电路-将某一电路所需的若干元器件（晶体管；二极管；电阻和电容）均制作于一个（或几个）基片上，通过布线连接构成的完整电路。2 膜集成电路-由金属和金属合金薄膜以及半导体薄膜制成元器件，布线连接构成的集成电路。3 半导体集成电路-以半导体（硅）单晶为基片，以外延平面工艺为基础工艺，将构成电路的各元器件制作于同一基片上，布线连接构成的功能电路。4

6、混合集成电路（组合集成电路）-由半导体集成电路，膜集成电路和分离元件中至少两种构成的集成电路。5 双极型集成电路-由一般平面双极晶体管构成的集成电路，其载流子为电子和空穴。6单极型集成电路（MOS集成电路）-由MOS场效应管构成的集成电路，其导电载流子仅有电子（或空穴）一种。7 数字集成电路-处理数字量信号的集成电路。数字量指以某一最小单元作不连续变化的量。8模拟集成电路-处理模拟量信号的集成电路。模拟量指能够连续变化的量。9 集成电路的集成度-单位面积芯片上最多可容纳的元器件个数。单位；元器件个数/平方毫米。10 集成电路的规模-以单个芯片上最多可容纳的元器件个数为划分依据。单位；元器件个数

7、/单芯片。 基本要求：掌握集成电路的定义及分类；掌握半导体集成电路发展特点；熟练掌握半导体集成电路种类划分； 3.了解集成电路发展过程和发展方向。 课程参考书目及要求： 对双极型部分： 1 器件原理部分： 书目：半导体物理，晶体管原理，半导体器件物理。 要求：熟悉晶体管单结特性及相关公式；熟悉晶体管双结特性及部分相关公式；熟悉晶体管瞬态（频率）特性。 2 工艺原理部分： 书目： 半导体器件工艺原理， 超大规模集成电路技术基础，集成电路制造技术。 要求：熟悉pn结形成的工艺原理及平面结工艺结构；熟悉pn结形成时的工艺影响因素；熟悉常规集成电路工艺剖面结构以及各电性区的作用，集成电路制造带来的各种

8、寄生。 3 电路及集成电路构成基础知识部分： 书目：电子技术基础，数字集成电路，模拟集成电路已开过课程。 要求：熟悉各种门电路的基本线路构成；熟悉构成各种门电路的各种基本元器件；熟悉各种门电路的基本工作原理；熟悉各种门电路的组合；熟悉各种二进制规则及逻辑关系的变换。 MOS集成电路部分：书目：晶体管原理第八章 场效应晶体管；单极型晶体管。 要求：熟悉MOS晶体管结构；熟悉MOS晶体管工作原理；熟悉MOS晶体管类型及不同工作条件下的特性；熟悉MOS晶体管各种电流-电压关系式。 第一章 半导体集成电路基本制造工艺 5学时内容1 双极集成电路的基本制造工艺 3学时复习、二极管、三极管的结构工作状态；

9、硅材料；集成电路基本工艺； 1.1 pn结隔离工艺的工艺流程1.2 典型pn结隔离的实现及埋层作用1.3 pn结隔离结构形成的说 明 课程重点: 本节主要介绍了双极型逻辑集成电路制造中常用的典型pn结隔离工艺的工艺流程和工艺剖面结构分别作了介绍,它是双极型逻辑集成电路制造中最最常用的隔离工艺，因为该工艺与常规平面制造工艺相容性最好。并介绍了埋层所起到的两个作用，即解决了正面连线造成的集电极串联电阻增大的问题，又解决了器件功率特性和频率特性对材料要求的矛盾。强调了常规pn结隔离是如何从工艺上实现的，即隔离扩散的各扩散区均必须扩穿外延层而与p衬底连通（或称各隔离墙均有效）；强调了常规pn结隔离集成

10、电路在使用时是如何给予电性保证的，即p衬底接电路最低电位（保证隔离pn结二极管处于反向偏置）。 课程难点：pn结隔离方法是如何使半导体集成电路中各元器件在电性能上达到绝缘隔离的；埋层在集成电路中作用的原理；pn结隔离是如何工艺实现的，如何在使用时给予电性保证的。 基本概念： 1 pn结隔离-利用反向pn结的大电阻特性实现集成电路中各元器件间电性隔离方法。 2 介质隔离-使用绝缘介质取代反向pn结，实现集成电路中各元器件间电性隔离方法。 3 混合隔离-在实现集成电路中各元器件间电性隔离时，既使用了反向pn结的大电阻特性又使用了绝缘介质电性绝缘性质的方法。 基本要求：了解三种隔离方法，特别是隔离结

11、构带来的有源寄生和无源寄生性能的对比。掌握典型pn结隔离的工艺流程和各工序的作用，了解典型pn结隔离集成电路的pn结隔离是如何工艺实现的，如何在使用时给予电性保证的；清楚的知道埋层是如何制造的，埋层有何特点，埋层在半导体集成电路结构中有何作用以及埋层制造质量对集成电路电性的能影响。§2、MOS集成电路的基本制造工艺 2学时内容：1.1 MOS管结构工作状态；MOS电路特点；1.2 常用的MOS集成电路基本制造工艺； 剖面图；工艺流程图；2.1 N 沟道硅栅E/DMOS 集成电路工艺；2.2 P 阱硅栅CMOS工艺； 2.3 N阱硅栅 CMOS 工艺；2.4 双阱硅栅 CMOS 工艺。

12、 课程重点：本节讨论了MOSIC的工艺过程。介绍了nMOS硅栅工艺的制造工艺流程；介绍了CMOS硅栅工艺的制造工艺流程、剖面图，并对上述各工艺流程中的重点工艺 阱的的概念、场氧化、自对准工艺、说明。对P 阱硅栅CMOS工艺，N阱硅栅 CMOS 工艺，双阱硅栅 CMOS 工艺 课程难点：硅栅工艺工艺结构；硅栅工艺的设计参数及其调控 场氧化、阈值电压的调控。 基本概念： 1 MOSIC的设计-含有集成电路逻辑设计、集成电路结构设计、集成电路制造工艺设计和集成电路版图设计的全过程。 2 集成电路逻辑设计-对数字电路来讲，应为逻辑功能设计。 3集成电路结构设计-有电路指标完成电路搭结构成。其中包括，各

13、元器件参数的选择（阈电压和沟道宽长比等）、基本单元类型选择（何种沟道器件、负载用增强型还是耗尽型、反相器还是传输门、动态单元还是静态单元等等）以及基本单元间的电路搭结。 4 集成电路制造工艺设计-确定工艺参数、工艺制造参数、工艺条件和工艺流程。 5 集成电路版图设计-给出制造工艺流程中，各次光刻版图相互套合的总版图图形（由此制造各光刻掩模）。 6 铝栅工艺-用金属铝作为MOS管栅极的常规工艺。 7 硅栅工艺-用掺杂多晶硅作为MOS管栅极的先进工艺。 8 场区-硅片上不制作器件的区域（除栅区和有源区之外的区域）。 9 栅区-栅极下方形成导电沟到的区域。 10 有源区-直接从外部接收和向外部送出电

14、信号的区域（指MOS管的源区和漏区）。 11 应用多晶硅-指具有良好导电性能的高（重）掺杂多晶硅。 12硅栅工艺中的埋孔-指含杂多晶硅与扩散层之间的接触孔。 13 场开启-在场区形成寄生导电沟到的现象。 14 E/D nMOS铝栅工艺的场区硼离子注入-在P型场区进行高剂量P型杂质硼离子注入，增强场区P型性质。 15 E/D nMOS铝栅工艺的栅区磷离子注入-在耗尽型负载管的P型栅区进行N型杂质磷离子注入，对P型栅区进行杂质补偿。 16 E/D nMOS铝栅工艺的栅区硼离子注入-在增强型输入管的P型栅区进行高剂量P型杂质硼离子注入，增强该栅区P型性质。基本要求：掌握MOSIC的工艺设计的过程。熟

15、悉铝栅工艺的工艺结构，制造的工艺方法和工艺步骤；熟悉硅栅工艺的工艺结构，制造的工艺方法和工艺步骤；熟悉常见的4种工艺流程。清楚相对铝栅工艺和硅栅工艺两种工艺流程来讲，n沟MOS集成电路在工艺上有何区别，在性能上又有何区别；清楚相对铝栅工艺和硅栅工艺两种工艺流程来讲，CMOS集成电路在工艺上有何区别，在性能上又有何区别。对工艺流程中的可调控工艺参量，能熟练的采用工艺手段进行调控，并且能从理论上分析调控工艺手段为何可调控工艺参量，重点掌握各区阈电压的调控。§3、BiCMOS工艺BiCMOS工艺的意义；BiCMOS工艺分类。 第二章 集成电路中元器件的结构和寄生效应 4学时 内容：1 集成

16、电路中npn管结构带来的寄生效应 1.1 典型pn结隔离结构中npn管带来的寄生效应 1.2 pn-介质混合隔离结构中npn管带来的寄生效应 1.3 介质隔离结构中npn管带来的寄生效应 2 集成电路中电阻结构带来的寄生效应 2.1 典型pn结隔离结构中电阻的结构特点 2.2 引入的寄生器件 2.3 电路中电阻的使用特点 2.4 集成电路中电阻结构引入的寄生电容3 集成电路中典型反相器引入的寄生效应3.1 集成反相器的构成及其寄生3.2 去除有源寄生的措施 课程重点：本节主要介绍了常规集成电路制造中典型元件-基区扩散电阻制造带来的寄生效应，它在集成电路中的典型工艺剖面结构为三层二 结结构；典型

17、器件npn管制造带来的寄生效应，它在集成电路中的典型工艺剖面结构为四层三结结构；典型反相器制造带来的寄生效应，它应含有电阻制造带来的寄生和npn管制造带来的寄生。这些寄生均分为有源寄生效应和无源寄生效应，有源寄生效应影响集成电路的直流特性和瞬态特性，是极其有害的；而无源寄生仅影响电路的瞬态特性。本节重点是npn管制造带来的寄生效应，其有源寄生-寄生晶体管对集成电路性能带来的不良影响。介绍了如何从工艺上采取措施消除这种有源寄生的影响，所采取的工艺措施是在npn管集电区掺金（相当于在pnp管基区掺金）和在npn管集电区设置高浓度n型埋层（影响pnp管基区性质），它们的作用原理是：掺金的作用，使pn

18、p管基区中高复合中心数增加，少数载流子在基区复合加剧，由于非平衡少数载流子不可能到达集电区从而使pnp管电流放大系数大大降低。埋层的作用有两个，其一，埋层的下反扩散导致pnp管基区宽度增加，非平衡少数载流子基区渡越时间增长，非平衡少数载流子在基区的复合率增大，从而使pnp管电流放大系数降低；其二，埋层的上反扩散导致pnp管基区掺杂浓度增大，基区方块电阻减小，由晶体管原理可知，这将导致发射效率下降从而使pnp管电流放大系数降低，综上所述，各作用的结果使寄生pnp管的电流放大系数降至0.01以下，则有源寄生转变为无源寄生，仅体现为势垒电容的性质。 课程难点：集成电阻制造.集成晶体管的制造.集成反相

19、器的制造在集成电路中实际带来的无源寄生-电容；有源寄生-晶体管均将参与电路工作。由集成电阻和集成晶体管在集成电路中可能工作状态的分析，集成晶体管结构将带来有源寄生，从而影响集成电路的直流工作性能。因此，需尽可能采取各种工艺措施来消除这种有源寄生的影响。 基本概念： 1 埋层的上反扩散-在工艺制造过程中的各高温条件下，在浓度梯度的作用下，高浓度的n型埋层向低浓度的n型外延层的扩散。 2埋层的下反扩散-在工艺制造过程中的各高温条件下，在浓度梯度的作用下，高浓度的n型埋层向低浓度的p型衬底的扩散。 3 典型集成电阻的三层二结结构-指p型扩散电阻区-n型外延层-p型衬底三层，以及三层之间的两个pn结这

20、样的工艺结构。 4典型集成晶体管的四层三结结构-指npn管的高浓度n型扩散发射区-npn管的p型扩散基区-n型外延层（npn管的集电区）-p型衬底四层，以及四层之间的三个pn结这样的工艺结构。 5 有源寄生-存在寄生晶体管的现象，可为寄生pnp管（衬底参与构成的pnp管），也可为寄生npn管（多发射极输入晶体管各发射区与基区构成的npn管）。 6无源寄生-存在寄生元件的现象，可为寄生电容，也可为寄生电阻。 基本要求：了解集成电路制造中的特有工艺结构隔离岛和隔离墙的形成，知道隔离结构的存在会使集成元器件制造时带来寄生效应，而寄生效应分为产生有源寄生器件和产生无源寄生元件两种情况。当工艺条件或电性

21、条件满足时，有源寄生可以转变为无源寄生。在三种隔离结构中，集成元器件的制造所引入的寄生效应种类不同，且强弱不同的分析，知道三种隔离结构寄生特点的区别。掌握在集成电路制造和使用中，如何去除集成元器件结构带入的有源寄生效应，使有源寄生变为无源寄生。了解集成电阻和集成npn管在集成电路中的电性等效结构和工艺剖面结构，进而了解由它们构成集成反相器时，各自的寄生是如何影响反相器的电性能的，知道如何去除集成反相器制造中产生的有源寄生。 §1.3 多结晶体管的埃伯斯-莫尔模型 2学时 内容：1 理想二极管的模型 1.1 pn结二极管的V-I特性 1.2 pn结二极管的V-I特性分析 1.3 典型硅

22、pn结二极管的V-I特性 1.4 理想pn结模型 2 双结晶体管的E-M模型 2.1 双结晶体管的结构及电流定义 2.2 注入型E-M模型 2.3 其它模型 3 四层三结结构npn管的E-M模型 3.1 集成电路中npn管的四层三结结构及分析 3.2 四层三结结构中的电流分析 3.3 四层三结结构的E-M模型 4 掺金电路中晶体管的瞬态模型 4.1 四层三结结构的瞬态模型 4.2 掺金电路的瞬态摸型 课程重点：本节开始介绍了简单的硅二极管的伏安特性，从硅二极管的电流电压关系公式，分析了它的正向特性和反向特性，由正向特性分析中可知，此时电流的大小除了与结上的正向电压有关外还与结两侧搀杂浓度有关，

23、从公式分析中表明，应与搀杂浓度小的一侧杂质浓度有关，从硅二极管的伏安特性曲线进而讨论了它的理想情况，引出了理想pn结模型。由单结模型扩展到双结晶体管E-M模型,从两种结构进行了分析，一种是当基区足够宽时，表现为两个互不干扰的pn结二极管结构 ，这时可用单结模型分析两结各自的伏安特性；另一种是当基区足够薄时，这时必须考虑两结的互作用，伏安特性分析可知，两结的结电流中除了各自的注入电流外还与相邻结注入电流被本结吸收的部分有关系，双结晶体管E-M模型是以后一种情况为依据建立的。进而又扩展到集成电路中的实际晶体管的四层三结结构的E-M模型，电路分析可知，一是多了一个pn结，二是认为npn管基区足够薄同

24、时寄生pnp管基区（n型外延层）也足够薄，这样各结均要考虑相邻结的互作用，据此建立了四层三结结构晶体管的E-M模型。其中，重点是四层三结结构的E-M模型。在该模型中清晰的看到，由于寄生pn结的引入产生了寄生晶体管，而该寄生晶体管可影响集成电路的电性能，包括影响直流特性和瞬态特性。因为不希望寄生影响集成电路的直流特性，则根据上节的结论讨论了如何消除这种有源寄生的影响，建立了掺金电路的瞬态模型，该电路模型采取了如下措施：npn管集电区掺金；npn管集电区设置高浓度n型埋层；p型衬底的电极S极接电路最低电位，因此，该电路模型消除了有源寄生，去除了部分无源寄生。 课程难点：集成电路中晶体管的四层三结结

25、构的直流E-M模型和瞬态 E-M模型的建立，该二模型的电流和电压分析，在该二模型中，有源寄生是如何影响集成电路直流特性和瞬态特性的分析。在应用其直流特性时，怎样可消除有源寄生的影响；而采用掺金工艺又如何可以简化瞬态模型。 基本概念： 1 R-晶体管反向运用时共基极短路电流增益。2 F-晶体管正向运用时共基极短路电流增益。3 注入型E-M模型-电路的端电流是以结的注入电流表述的。4 传输型E-M模型-电路的端电流是以晶体管的少数载流子正向传输电流及晶体管的少数载流子反向传输电流表述的。5 结电流-在E-M模型中流过结的电流，其大小与结电压有关，有方向性。6 端电流-在E-M模型中的外端口流过的电

26、流，是相关结电流的综合，也具有方向性。 基本要求：了解单结和双结结构的E-M模型，进而了解四层三结结构的E-M模型，清楚注入型E-M模型与其它类模型定义和本质上的区别。熟悉四层三结结构的直流E-M模型以及如何消除该模型中有源寄生的方法；了解四层三结结构的瞬态E-M模型，知道模型中影响瞬态特性的因素和集成电路制造中可能引入的影响瞬态特性的因素。熟悉直流模型V-I特性的电流和电压分析，熟知电流电压公式；熟知各种结构的E-M方程。 §1.4 集成电路中晶体管有源寄生效应 1学时 内容：1 npn管工作于反向有源区1.1 npn管及寄生pnp管的工作状态1.2 工作状态分析1.3 寄生pnp

27、管对npn管电性影响的结论1.4 采用工艺措施减小寄生pnp管的影响2 npn管工作于饱和区2.1 npn管及寄生pnp管的工作状态2.2 工作状态分析2.3 集成电路中npn管的饱和分析 课程重点：当npn管集电结正向偏置时，寄生pnp管正向有源放大，则寄生pnp管将影响npn管的电性能，进而影响集成电路的电性能。本节重点介绍了npn管集电结可能正向偏置的两种情况，即npn管处于反向工作状态或饱和工作状态。在上述两种状态下，寄生pnp管正向放大，为有源寄生。因此，着重讨论了工作于上述两种工作状态下的npn管的电性能受到的有源寄生的所有影响。当npn管处于反向有源工作状态时，通过电路分析和E-

28、M方程分析可知：此时寄生pnp管正向有源放大，使得npn管中一部分“发射极”电流经过寄生pnp管集电结流失，这是npn管处于反向有源工作状态时寄生pnp管对npn管性能进而对集成电路性能造成的影响。当npn管处于饱和工作状态时，通过电路分析和E-M方程分析可知：此时寄生pnp管正向有源放大，使得npn晶体管的饱和压降VCES下降，这是npn管处于饱和工作状态时寄生pnp管对npn管性能进而对集成电路性能造成的影响。 课程难点：在双极型集成电路应用时，集成电路中npn管的工作状态对有源寄生的影响很大。当npn管工作于正向放大态或截止态时，使得寄生pnp管的发射结（npn管的集电结）反向偏置，而电

29、路应用时其集电结（衬底结）必然反偏，这使寄生管失去电性放大作用而体现为无源寄生；当npn管反向有源或饱和工作时，寄生pnp管的发射结（npn管的集电结）正向偏置，而其集电结必然反偏，寄生pnp管为正向有源放大，它将参与npn管的电性工作。则判定npn管的工作状态是重要的。对综合分析带有有源寄生管的npn管电性能，进而分析集成电路的电性能也是重要的。 基本要求：了解集成电路中寄生pnp管与电路中npn管有何关系，会分析为何npn管处于反向有源或饱和工作状态时会使寄生pnp管正向有源放大导通，会对npn管电性能进而对集成电路电性能带来影响。了解上述两种状态下npn管的受寄生管影响的模型及其E-M方

30、程；清楚在npn管处于反向有源或饱和工作状态时，寄生pnp管会对npn管电性能进而对集成电路电性能带来怎样的影响；知道如何去除和减轻上述两状态下的寄生pnp管的有源寄生影响。了解集成电路中npn管饱和工作特性，知道其饱和程度的界定，并了解集成电路中晶体管与分离晶体管饱和时的不同。 §1.5 集成电路中的寄生电容 1学时 内容：1 各种pn结工作状态下结电容的求取 1.1 固定反偏电压下pn结电容CJ(V)（结电压V小于零，且固定）1.2 正偏电压下pn结电容CJ（结电压V大于零，固定或变化）1.3 零偏电压下pn结电容CJ0（结电压V等于零）1.4 变化反偏电压下pn结电容CJ(V)

31、（结电压V小于零，且变化）2 计算举例2.1 求取结电容步骤2.2 说明2.3 举例：简易TTL与非门各结电容的计算 课程重点：集成电路中的无源寄生将影响集成电路的瞬态特性，而无源寄生元件主要是寄生结电容。pn结电容的大小与结的结构和所处的状态有关，即与pn结上所加的偏压有关；与pn结的面积有关；且与pn结面是侧面还是底面有关。因此，在考虑计算寄生结电容时，必须和pn 结的实际结构结合起来，还必须和pn 结在某个瞬态过程中实际电性状态变化结合起来。 课程难点：分清各种偏压下的pn结的状态，应用合适的pn结电容公式。其中，分析和判定在某一电性过程中pn结上所处的偏压状态是重要的，特别是结处于变化

32、反偏状态时，且pn结两侧电压均变化的情况尤要注意；另外，在pn结的面积计算时，注意其侧面积为四分之一圆柱面积，这是由于扩散形成电性区时存在横向扩散所致。 基本要求：掌握各种偏压下的pn结电容求取公式，能够分析在某个电性过程中，pn结上的偏压状态如何，是固定的还是变化的，是零偏.正偏.反偏还是三种状态都发生了。熟悉结电容的求取方法，能熟练的应用结电容求取公式求得各种偏压下的pn结电容。 第一章：集成电路的寄生效应（含序言）作业 补充思考题5题+课本习题5题第二篇 双极型逻辑集成电路 21学时第三章 TTL集成电路 11学时第四章 TTL中大规模集成电路设计与版图设计 8学时第五章 ECL电路与

33、IIL电路 2学时 第三章 TTL集成电路 11学时 §2.1 双极门电路的发展 1学时 内容：1 基本逻辑门电路 1.1 完成逻辑和的电路-或门 1.2 完成逻辑乘的电路-与门 1.3 完成逻辑否定的电路-非门1.4 复合门2 双极门电路的发展2.1 DCTL 电路（直接耦合晶体管逻辑电路）2.2 RTL和RCTL电路（电阻晶体管和阻容晶体管逻辑电路）2.3 DTL电路（二极管-晶体管逻辑电路）2.4 TTL电路（晶体管-晶体管逻辑电路） 课程重点：本节介绍了构成逻辑集成电路的各种基本门电路，介绍了双极门电路的发展，从早期逻辑门直到当今广泛应用的TTL逻辑门电路，其中，DTL逻辑电

34、路和TTL逻辑电路是课程重点。尤其要注意，DTL逻辑电路和TTL逻辑电路性能上的区别，以及TTL逻辑电路性能参数上的优越性。课程难点：逻辑集成电路发展过程中每一次电路改进的原因，以及通过电路元器件的变化而使电路参数改进的实际分析。基本概念：1 或门-完成逻辑和的电路门。指对有若干输入端的门电路，其具有当输入均为“0”时，输出为“0”；当输入端中至少有一个为“1”时，输出即为“1”的逻辑功能。2 与门-完成逻辑乘的电路门。指对有若干输入端的门电路，其具有当输入均为“1”时，输出为“1”；当输入端中至少有一个为“0”时，输出即为“0”的逻辑功能。3 非门-完成逻辑否定的电路门。指对有一个输入端的门

35、电路，其具有当输入为“1”时，输出为“0”；当输入为“0”时，输出为“1”的逻辑功能。4 DCTL电路-直接偶合晶体管逻辑电路。Direct-Coupled Transistors Logic (Circuit).5 RTL电路-电阻晶体管逻辑电路。Resistances- Transistors Logic (Circuit).6 RCTL电路-阻容晶体管逻辑电路。Resistances-Capacitances- Transistors Logic (Circuit).7 DTL电路-二极管-晶体管逻辑电路。Diodes- Transistors Logic(Circuit).8 TTL电

36、路-晶体管-晶体管逻辑电路。Transistors - Transistors Logic(Circuit).基本要求：了解逻辑电路基本门的构成，了解双极门电路的发展过程，以及双极门电路每一次电路结构的变化使电路性能得到的改善。知道DTL电路和TTL电路完成的功能，它们各自的电性能及它们之间性能的不同。清楚TTL逻辑电路从电性能上比DTL逻辑电路以及所述早期逻辑门电路有哪些优越性，这些优越性与电路结构的改变有什么直接关系。 §2.2 简易TTL与非门 4学时 内容：1 简易TTL与非门电路结构及工作原理1.1 电路结构1.2 工作原理1.2.1 电路关态分析1.2.2 电路开态分析2

37、 电路的电压传输特性-电路E-M模型2.1 输入全部短接时电路特点及电流分析2.2 列电压传输方程（2-1）（2-6）式2.3 电压传输曲线及分析3 简易TTL与非门电路主要参数3.1 电路静态参数3.1.1 与抗干扰能力有关的参数3.1.2 与带负载能力有关的参数3.1.3 与静态功耗有关的参数3.2 电路瞬态参数3.2.1 电路瞬态等效电路及特性3.2.2 引入的瞬态参数 （定义.分析.计算）4 简易TTL与非门的改进4.1 简易TTL与非门存在的问题4.2 四管单元TTL与非门4.3 五管单元TTL与非门 课程重点：简易TTL与非门是TTL门电路的基础门，是构成TTL集成电路的基本单元。

38、更复杂的与非门及更复杂的若干其它功能的门电路均由简易TTL与非门扩展而形成，它们的功能也可由简易TTL与非门功能说明或者由简易TTL与非门功能扩展来说明。所以，本节是第二章的重点。在本节中，简易TTL与非门的静态电路分析和静态参量定义.分析.求取是重点，同时要兼顾电路的瞬态特性。在分析静态电路时 ，要注意两个稳态（静态）中简易TTL与非门各元器件工作状态的不同；在分析参量时，电路的电压传输特性是分析与抗干扰能力有关参数的基础，而与带负载能力有关的参数及与静态功耗有关的参数的分析则与特定的电路构成状态有关。 在本节中，还讨论了简易TTL与非门存在的抗干扰能力不强；带负载能力很弱和工作速度不高三个

39、缺点，同时介绍了为改进简易TTL与非门性能而引入的四管单元TTL与非门；而四管单元TTL与非门改善了简易TTL与非门性能但静态功耗过大，为改善了简易TTL与非门性能又要消除四管单元TTL与非门的不足，引入了五管单元TTL与非门电路；因为电路结构上的原因（输出管均带有基极泄流电阻R3），四管单元TTL与非门和五管单元TTL与非门仍存在问题，本节又设想了改进方案。 课程难点：简易TTL与非门的静态电路分析，简易TTL与非门的与抗干扰能力有关参数的定义与分析，简易TTL与非门的与带负载能力有关参数的定义与分析，简易TTL与非门的与静态功耗有关参数的定义与分析；简易TTL与非门的瞬态等效电路及分析，简

40、易TTL与非门的瞬态参数的定义与分析。简易TTL与非门存在问题的分析讨论，引入了四管单元TTL与非门电路对简易TTL与非门性能的改进分析讨论以及四管单元TTL与非门仍存在问题的分析，引入了五管单元TTL与非门电路对简易TTL与非门和四管单元TTL与非门性能的改进分析讨论以及四管单元TTL与非门和五管单元TTL与非门电路仍存在问题的分析，对电路性能改进的设想。 基本概念： 1 电路的关态-指电路的输出管处于截止工作状态时的电路状态，此时在输出端可得到 VO=VOH，电路输出高电平。 2电路的开态-指电路的输出管处于饱和工作状态时的电路状态，此时在输出端可得到 VO=VOL，电路输出低电平。 3

41、电路的电压传输特性-指电路的输出电压VO随输入电压Vi变化而变化的性质或关系（可用曲线表示，与晶体管电压传输特性相似）。 4 输出高电平VOH-与非门电路输入端中至少一个接低电平时的输出电平。 5 输出低电平VOL-与非门电路输入端全部接高电平时的输出电平。 6 开门电平VIHmin-为保证输出为额定低电平时的最小输入高电平(VON)。 7关门电平VILmax-为保证输出为额定高电平时的最大输入低电平(VOFF)。 8 逻辑摆幅VL-输出电平的最大变化区间，VL=VOH-VOL。 9 过渡区宽度VW-输出不确定区域（非静态区域）宽度，VW=VIHmin-VILmax。 10 低电平噪声容限VN

42、ML-输入低电平时，所容许的最大噪声电压。其表达式为 VNML=VILmax-VILmin=VILmax- VOL(实用电路)。 11高电平噪声容限VNMH-输入高电平时，所容许的最大噪声电压。其表达式为 VNMH=VIHmax-VIHmin=VOH- VIHmin(实用电路)。 12 电路的带负载能力（电路的扇出系数）-指在保证电路的正常逻辑功能时，该电路最多可驱动的同类门个数。对门电路来讲，输出有两种稳定状态，即应同时考虑电路开态带负载能力和电路关态带负载能力。 13 输入短路电流IIL-指电路被测输入端接地，而其它输入端开路时，流过接地输入端的电流。 14输入漏电流（拉电流，高电平输入电

43、流，输入交叉漏电流）IIH-指电路被测输入端接高电平，而其它输入端接地时，流过接高电平输入端的电流。 15 静态功耗-指某稳定状态下消耗的功率，是电源电压与电源电流之乘积。电路有两个稳态，则有导通功耗和截止功耗，电路静态功耗取两者平均值，称为平均静态功耗。 16 瞬态延迟时间td-从输入电压Vi上跳到输出电压Vo开始下降的时间间隔。Delay-延迟。 17瞬态下降时间tf-输出电压Vo从高电平VOH下降到低电平VOL的时间间隔。Fall-下降。 18 瞬态存储时间ts-从输入电压Vi下跳到输出电压Vo开始上升的时间间隔。Storage-存储。 19 瞬态上升时间tr-输出电压Vo从低电平VOL

44、上升到高电平VOH的时间间隔。Rise-上升。 20瞬态导通延迟时间tPHL-（实用电路）从输入电压上升沿中点到输出电压下降沿中点所需要的时间。 21 瞬态截止延迟时间tPLH-（实用电路）从输入电压下降沿中点到输出电压上升沿中点所需要的时间。 22 平均传输延迟时间tpd-为瞬态导通延迟时间tPHL和瞬态截止延迟时间tPLH的平均值，是讨论电路瞬态的实用参数。 基本要求：熟知简易TTL与非门电路结构及电路工作原理，了解在静态电路分析时，为何给出三个假定。能独自进行简易TTL与非门电路的关态分析和开态分析；熟悉简易TTL与非门电路的电压传输特性及特性曲线，了解曲线对应各部分的工作条件及与电路性

45、能的关系；了解电路主要静态工作参数的定义.分析和求取；了解电路的主要瞬态参数及参数的定义区间。清楚地知道简易TTL与非门在应用于集成电路中时存在的问题，并了解为改进简易TTL与非门而引入的四管单元TTL与非门的电路结构，电路特性及对简易TTL与非门性能的改进；了解引入的五管单元TTL与非门的电路结构，电路特性及对简易TTL与非门性能和四管单元TTL与非门性能的改进。了解四管单元TTL与非门和五管单元TTL与非门仍存在的问题及与存在的问题相对应的电路结构的缺陷，设想改进存在问题的方法。 §2.3 六管单元TTL与非门 2学时 内容：1 六管单元TTL与非门电路结构及工作原理1.1 六管

46、单元TTL与非门电路结构1.2 六管单元TTL与非门电路工作原理2 六管TTL与非门的电压传输曲线3 电路的静态参数及输入保护3.1 电路的静态参数3.2 电路的输入保护3.2.1 输入嵌位电压定义及设定3.2.2 实际电路中对输入的保护措施4 电路的瞬态参数4.1 瞬态延迟4.2 瞬态功耗5 六管TTL与非门的优点6 六管TTL与非门的线路设计6.1 各晶体管的选取 6.2 各电阻值得计算选取6.3 T6网络的设计 课程重点：本节介绍了性能较为完美的六管单元TTL与非门电路，该电路对五管单元TTL与非门进行了改进，其电路措施是用T6网络取代了五管单元TTL与非门中输出管T5的基极泄流电阻R3

47、.。T6网络在六管单元TTL与非门中的作用就是五管单元TTL与非门性能得以改进的愿因，T6网络在电路的导通瞬间呈现高阻态，而在电路的截止瞬间呈现低阻态 ，这使得电路的瞬态特性得到改善，电路开关特性好，两个静态更加稳定。本节介绍了六管单元TTL与非门电路静态特性及静态参数，通过分析可知，该电路在两个静态时的输出电平更加稳定；由于T6网络引入，电路导通时只有在Vi1.3v(VB21.4v)时T2和T5才同时导通, 这就消除了电压传输曲线上高电平输出部分的折线段，去除了四管单元TTL与非门和五管单元TTL与非门电路结构缺陷带来的影响电路性能的弊端。本节分析了六管单元TTL与非门电路瞬态特性及瞬态参数

48、，在瞬态等效电路中，将所有的电容等效为5个电容，每个电容的构成在讲义第38页已详细列出，并对列入各节点的电容作出了四点说明；根据电路瞬态分析，对td 、tf、ts和tr四个瞬态过程中各个电容的充放电进行了讨论；根据电路由截止到导通和由导通到截止两个瞬态过程的电性分析，发现两个瞬态过程中均有瞬态大电流流通，而且以导通到截止瞬态过程中瞬态大电流为主，由此造成较大的瞬态功耗。 课程难点：由于对TTL与非门性能的改进是T6网络在电路中的引入带来的，则能正确分析T6网络在电路的导通瞬间本身的电特性及对整个电路电特性的作用；能正确分析T6网络在电路的截止瞬间本身的电特性及对整个电路电特性的作用是十分重要的

49、。由于六管单元TTL与非门电路元器件增多，引入的寄生也多，因此具有更复杂的瞬态特性，这给分析电路的四个瞬态过程中各个电容的充放电、计算四个瞬态过程中的四个瞬态参数带来一定的难度。 基本要求：了解六管单元TTL与非门电路的电路结构，电路工作原理。了解该电路中T6网络所起到的作用，知道T6网络在电路的导通时如何保证了T2和T5管同时导通，且在导通瞬间T6网络本身呈现高阻特性，不对T5管分流，而使得T5管尽快导通并饱和；T6网络在电路的截止瞬间始终不截止，呈现低阻特性，为T5管退饱和提供了有效的基极泄放回路，而使T5管尽快截止。能独立完成六管单元TTL与非门电路的线路设计，知道晶体管的选取规则并能选取出合适的六只晶体管；知道电阻值得选取原则并能通过分析计算得到六管单元TTL与非门电路中所需要的所有电阻；知道T6网络的三种类型，能通过Rc和Rb的搭配完成T6网络类型的选取，知道在六管单元TTL与非门电路中T6网络选择了浅饱和型并能分析计算给出Rc和Rb的值。 §2.4 S