基本RS触发器

1、 基本RS触发器第四章第四章 触发器触发器 主从触发器 边沿触发器 触发器的应用 小结概述概述v 触发器触发器能够存储一位二进制信息的基本单元电路。能够存储一位二进制信息的基本单元电路。v 触发器特点触发器特点1.具有两个稳定状态具有两个稳定状态，分别表示逻辑，分别表示逻辑0和逻辑和逻辑1。2.在输入信号作用下，可从一种状态翻转到另一种状态；在输在输入信号作用下，可从一种状态翻转到另一种状态；在输入信号取消后，入信号取消后，能保持状态不变。能保持状态不变。 v 触发器分类触发器分类按按触发方式触发方式分：电位触发方式、主从触发方式及边沿触发方式。分：电位触发方式、主从触发方式及边沿触发方式。按

2、按逻辑功能逻辑功能分：分：RS触发器、触发器、D触发器、触发器、JK触发器和触发器和T触发器。触发器。RD、SD为为1输出不变输出不变一、基本一、基本RS触发器触发器1111（一）与非门构成的基本（一）与非门构成的基本RS触发器触发器2. 组成结构组成结构1. 逻辑符号逻辑符号Q 输出：输出：Q，输入：输入：RD，SD RD=1，SD=1：Q=0，Q=1 RD=1，SD=1：Q=1，Q=0&G1QRD&G2QSDQQRDSDRS&G1QRD&G2QSD两个稳定状态：两个稳定状态：0110RDSDQ Q010 1101 000 不定（不定（X）11 不变不变&am

3、p;G1QRD&G2QSD一、基本一、基本RS触发器触发器4. 特征表特征表10113. 工作原理工作原理1000 RD、SD同时变同时变为为1时，输出不稳时，输出不稳定。定。 RD=0，SD=1：Q=1，Q=0 RD=1，SD=0：Q=0，Q=1 RD=0，SD=0：Q=1，Q=1，且不稳定且不稳定 RD=1，SD=1：Q，Q 保持不变保持不变0101&G1QRD&G2QSD&G1QRD&G2QSD动作特点：动作特点：P188Q： 触发器原端或触发器原端或1端端。 RD：置：置0或复位端（低电平有效，逻辑符号上用圆圈表示。）或复位端（低电平有效，逻辑符

4、号上用圆圈表示。）SD：置：置1或置位端（低电平有效）或置位端（低电平有效）Q ：触发器非端或：触发器非端或0端端通常将通常将Q端状态作为触发器的输出状态。端状态作为触发器的输出状态。一、基本一、基本RS触发器触发器 RDSDQ Q010 1101 000 不定（不定（X）11 不变不变4. 特征表特征表QQRDSDRSRDSDQnQn+1 0 0 0 X 0 0 1 X 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 15. 5. 特征方程特征方程Qn+1+1卡诺图卡诺图特征方程特征方程Qn ：原状态或现态：原状态或现态Qn+1+1：新状态或次态：

5、新状态或次态输入同为输入同为1，输出不变，输出不变特征表特征表一、基本一、基本RS触发器触发器输入同为输入同为0，输出不定，输出不定置置1有效，输出有效，输出Q为为1置置0有效，输出有效，输出Q为为01DDDD1SRQRSQnn约束条件：输入信约束条件：输入信号不能同时为零。号不能同时为零。QnRDSD0001111001000111Qn+1ARCHITECTURE rsff_a OF rsff2 ISBEGIN PROCESS(r, s) VARIABLE state : bit :=0; BEGIN END PROCESS ;END rsff_a;6. VHDL描述描述一、基本一、基本RS

6、触发器触发器不定状态不定状态的描述的描述逻辑功能逻辑功能的描述的描述状态输出状态输出ENTITY rsff2 IS PORT(r, s : IN bit; q, nq : OUT bit);END rsff2; ASSERT NOT (r=0 AND s =0) REPORT Both r and s =0 SEVERITY error; IF r=1 AND s=1 THEN state := state; ELSIF r = 1 AND s = 0 THEN state := 1; ELSE state := 0; END IF; q = state ; nq = NOT ( state

7、) ;端口端口(输入输入/输出）输出）定义定义一、基本一、基本RS触发器触发器（二）或非门构成的基本（二）或非门构成的基本RS触发器触发器2. 组成结构组成结构1. 逻辑符号逻辑符号Q 输出：输出：Q，输入：输入：RD，SDRD SD Qn+1 0 0 Qn 0 1 1 1 0 0 1 1 X3. 特征表、特性方程特征表、特性方程 0DDDD1SRQRSQnnQQRDSDRS1G1QRD1G2QSD1. 电路组成与工作原理电路组成与工作原理CP=0：状态保持：状态保持增加一个控制端，控制触发器的状态随输入变化增加一个控制端，控制触发器的状态随输入变化。S=0，R=0：Qn+1=Qn S=1，R

8、=0：Qn+1=1 S=0，R=1：Qn+1=0 S=1，R=1：Qn+1= XCP=1：RS触发器输入端均为触发器输入端均为1。一、基本一、基本RS触发器触发器（三）同步（三）同步RS触发器触发器第一部分：与非第一部分：与非门门G1和和G2构成基构成基本本RS触发器触发器第二部分：第二部分：与非门与非门G3和和G4构成构成控制电路控制电路 G2S&G1QR&QG3S&G4R&CP1 11 1符号：符号：QQRS1R1SCPC1输入端输入端R、S通过非门作通过非门作用于基本用于基本RS触发器。触发器。动作特点：动作特点：P1901912. 2. 特征表特征表01

9、SRQRS Qnn3. 特征方程特征方程 RSQn+1 00 Qn 01 1 10 0 11 X 一、基本一、基本RS触发器触发器CP=1：S=0，R=0：Qn+1=Qn S=1，R=0：Qn+1=1 S=0，R=1：Qn+1=0 S=1，R=1：Qn+1= X（三）同步（三）同步RS触发器触发器约束条件：输入不能同时为约束条件：输入不能同时为1。假设：假设：CP=1时，输入信号不改变。时，输入信号不改变。4. 同步同步RS触发器波形图分析触发器波形图分析SR=00,Q保持保持一、基本一、基本RS触发器触发器SR=10,Q置置1SR=01,Q置置0SR=11Q不定不定二、主从触发器二、主从触发

10、器1. 逻辑符号逻辑符号（一）主从（一）主从RS触发器触发器 输入信号：输入信号：R、S（高有效）（高有效） 同步同步RS触发器在触发器在CP时，时，R、S变化引起变化引起输出多次改变。输出多次改变。时钟输入：时钟输入：CP 主从触发器有多种：主从主从触发器有多种：主从RS触发器、主从触发器、主从JK触发器及主从触发器及主从T触发器等。触发器等。异步置异步置0、置、置1：RD、SD （不受（不受CP限制，低有效）限制，低有效）输出信号：输出信号：Q、QQQRS1R1SCPC1SDSRDR二、主从触发器二、主从触发器2. 组成及工作原理组成及工作原理组成：由两个同步组成：由两个同步RS触发器级联

11、而成。触发器级联而成。 工作原理：工作原理：从触发器从触发器主触发器主触发器 CP为高电平：主触发器输出为高电平：主触发器输出A、B按照同步按照同步RS触发器的功能翻触发器的功能翻转，从触发器的状态不变，转，从触发器的状态不变，Q状态状态保持。保持。 CP变为低电平：信号变为低电平：信号A、B作作为从触发器为从触发器S、R信号输入，从触信号输入，从触发器状态变化。从触发器的动作发器状态变化。从触发器的动作发生在发生在CP的下降沿。的下降沿。 CP为低电平以后：主触发器为低电平以后：主触发器维持原状态不变，从触发器的状维持原状态不变，从触发器的状态不再改变。态不再改变。 时钟时钟CP直接作用于主

12、触直接作用于主触发器，反相后作用于从触发器。发器，反相后作用于从触发器。 主从主从RS触发器的翻转只发生在触发器的翻转只发生在CP的下降沿。的下降沿。3. 3. 特征表特征表01SRQRS Qnn4. 特征方程特征方程 RSQn+1 00 Qn 01 1 10 0 11 X 主从主从RS触发器特征表触发器特征表二、主从触发器二、主从触发器结论：结论：主从主从RS触发器触发器的特性方程与的特性方程与同步同步RS触发器触发器相同，只相同，只是控制方式不同，逻辑符号亦不同。是控制方式不同，逻辑符号亦不同。QQRS1R1SCPC1SDSRDRQQRS1R1SCPC1二、主从触发器二、主从触发器1. 组

13、成组成（二）主从计数触发器（二）主从计数触发器2. 逻辑功能逻辑功能R= Qn S= QnnnnnnnQQQQQRSQ1 特征方程表明：每一个特征方程表明：每一个CP的下降沿都会使触发器的输出状的下降沿都会使触发器的输出状态发生一次变化。触发器以一位二进制数方式记录态发生一次变化。触发器以一位二进制数方式记录CP时钟信号时钟信号的个数，称其为计数触发器，也称为的个数，称其为计数触发器，也称为T触发器。触发器。 3. 逻辑符号逻辑符号QQRS1R1SCPC1SDSRDRQQCPCSDSRDRQQCPC二、主从触发器二、主从触发器4. 应用应用 电路连接的特点：第一个触发器的电路连接的特点：第一个

14、触发器的CP1端作为计数脉冲端作为计数脉冲CP输入端，输入端，Q1与第二个触发器的与第二个触发器的CP2端相连，依次有端相连，依次有Qi与与CPi+1相相连，触发器的输出连，触发器的输出Q4Q3Q2Q1代表四位二进制数。代表四位二进制数。 CPQ1Q11R1SC1SRQ2Q21R1SC1SRQ3Q31R1SC1SRQ4Q41R1SC1SR二、主从触发器二、主从触发器4. 应用应用 每一个每一个CP下降沿，都会使下降沿，都会使Q的状态变化，的状态变化，Q4Q3Q2Q1代表四代表四位二进制数位二进制数，故称该电路为四位二进制计数器。，故称该电路为四位二进制计数器。 CP信号频率每经过一个触发器频率

15、减半，信号频率每经过一个触发器频率减半， Q4输出信号的输出信号的频率是输入脉冲的十六分之一，这种频率之间的关系称为频率是输入脉冲的十六分之一，这种频率之间的关系称为“分分频频”。Q1是是CP信号的二分频，信号的二分频，Q4是是CP信号的十六分频。信号的十六分频。 二、主从触发器二、主从触发器1. 逻辑符号逻辑符号（三）主从（三）主从JK触发器触发器输入信号：输入信号：J、K时钟输入：时钟输入：CP异步置异步置0、置、置1：RD、SD （不受（不受CP限制，低有效）限制，低有效）输出信号：输出信号：Q、QQQKJ1K1JCPC1SDSRDR2. 逻辑功能逻辑功能由两个同步由两个同步RS触发器构

16、成触发器构成CP=0：从触发器接受主触发器状态并动作：从触发器接受主触发器状态并动作CP=1: 主触发器接受激励信号并动作主触发器接受激励信号并动作二、主从触发器二、主从触发器nnnnQKQQJQ1 nnnQKQJQ1 主触发器主触发器从触发器从触发器1 1 时钟时钟CP直接作用于主触发直接作用于主触发器，反相后作用于从触发器。器，反相后作用于从触发器。 忽略异步输入信号忽略异步输入信号RDSDnQKRnQJS特征表特征表 KJQn+1 00 Qn 10 0 01 1 11 nQ nnQRSQ1特征表特征表 KJQn+1 00 Qn 10 0 01 1 11 nQ 2. 状态转换图和激励表状态

17、转换图和激励表 激励表激励表 Qn Qn+1 J K 0 0 0 0 1 1 0 0 0 0 0 1 1 0 0 1 0 1 1 0 1 1 1 0 0 1 1 1 1 0 1 10状态状态 0状态状态 1J=0K=XK=0J=XJ=1K= XK=1J= X状态转换图状态转换图二、主从触发器二、主从触发器13. 主从主从JK触发器对激励信号的要求触发器对激励信号的要求CP=1期间期间, 若若J、K变化，触发器的状态与特征表不一致。变化，触发器的状态与特征表不一致。二、主从触发器二、主从触发器 为了使主从触发器的逻辑功能符合特征表，为了使主从触发器的逻辑功能符合特征表， 要求要求J、K信号信号在

18、时钟在时钟CP上升沿之前输入，且一直保持到下降沿到来之后。上升沿之前输入，且一直保持到下降沿到来之后。 主触发器只改变一次主触发器只改变一次主触发器只改变一次主触发器只改变一次分析分析（四）主从（四）主从触发器触发器JK触发器的触发器的J、K端连接在一起构成端连接在一起构成T触发器。触发器。 T 特征表特征表 T Qn+1 0 Qn 1nQ 2. 逻辑符号逻辑符号3. 特征表特征表二、主从触发器二、主从触发器1. 组成结构组成结构JK 特征表特征表 K J Qn+1 0 0 Qn 1 0 0 0 1 1 1 1nQ QQT1TCPC1SDSRDRnnnnQTQTQTQ1 激励表激励表 Qn Q

19、n+1 T 0 0 0 0 1 1 1 0 1 1 1 04. 状态转换图状态转换图5. 特征方程特征方程二、主从触发器二、主从触发器0T=0T=11T=1T=0主从触发器：主从触发器：CP=1, 若若J、K变化，触发器的状态与特征表不一致。变化，触发器的状态与特征表不一致。（一）（一）维持阻塞维持阻塞D触发器触发器1. 逻辑符号逻辑符号输入信号：输入信号：D时钟输入：时钟输入：CP(上升沿触发上升沿触发)边沿触发器：边沿触发器：上升沿触发或下降沿触发上升沿触发或下降沿触发，激励端的信号在触发信激励端的信号在触发信 号的前后几个延迟时间内保持不变，便可以稳定地号的前后几个延迟时间内保持不变，便

20、可以稳定地 根据特征表工作。根据特征表工作。三、边沿触发器三、边沿触发器 具有较强的抗具有较强的抗干扰能力，可靠性干扰能力，可靠性高。高。 输出信号：输出信号：Q、Q异步置、置：异步置、置：RD、SDQQD21DCPC1SDSRDRD1& 对激励信号对激励信号要求严格，抗干要求严格，抗干扰能力差。扰能力差。0 01 11 11 10 02. 逻辑功能逻辑功能D1，Qn0，CP上升沿：上升沿：Qn+11D1，Qn1D0，Qn0D0，Qn1CP上升沿：上升沿：Qn+1?自己分析：自己分析：置置1维持线维持线三、边沿触发器三、边沿触发器置置0阻塞线阻塞线0111101001 0011101忽

21、略异步信号忽略异步信号输出维持不变输出维持不变 Qn+1=D 特征表特征表 D Qn+1 0 0 1 1 激励表激励表 Qn Qn+1 D 0 0 0 0 1 1 1 0 0 1 1 13. 状态转换图状态转换图4. 特征方程特征方程三、边沿触发器三、边沿触发器0D=1D=01D=1D=0（二）边沿（二）边沿JK触发器触发器1. 逻辑符号逻辑符号输入信号：输入信号：J、K时钟输入：时钟输入：CP（下降沿触发）（下降沿触发）三、边沿触发器三、边沿触发器输出信号：输出信号：Q、Q2. 组成结构组成结构 集电极开路与非集电极开路与非门门1、2是输入引导门，是输入引导门，其传输延迟时间比与或其传输延迟

22、时间比与或非门非门3 3、4 4长。长。 与或非门与或非门3 3、4 4构成基本触发器构成基本触发器 。QQKJ1K1JCPC1三、边沿触发器三、边沿触发器3. 工作原理工作原理CP=0：触发器状态保持；：触发器状态保持； CP由由1变为变为0：门：门3、4可以等可以等效成一个基本效成一个基本RS触发器，输出状触发器，输出状态由态由g、h电平决定。电平决定。CP=1：触发器状态保持；：触发器状态保持； 由于门由于门1、2的延迟时间较长，的延迟时间较长，g及及h的状态保持的是的状态保持的是CP下降沿下降沿之前的之前的J、K信号。信号。结论：只要在结论：只要在CP下降沿前一个门的延迟时间下降沿前一

23、个门的延迟时间J、K信号保持不信号保持不变，触发器就能稳定翻转。在变，触发器就能稳定翻转。在CP变为变为0后，即使后，即使J、K变化，由变化，由于门于门1、2延迟的作用，触发器的状态不受延迟的作用，触发器的状态不受J、K变化的影响。变化的影响。 边沿边沿JK触发器的特征表、状触发器的特征表、状态转换图、特征方程均与主态转换图、特征方程均与主从从JK触发器相同。触发器相同。 CP=0： h和和g端为端为1，门，门3及及4被封锁，触被封锁，触发器状态保持。发器状态保持。 CP=1：状态可以表示：状态可以表示为：为： 触发器的状态维持不变。触发器的状态维持不变。QQQQQQQQQQgh111. 移位

24、寄存器移位寄存器四、触发器的应用四、触发器的应用应用：应用： 四个四个D触发器的时钟触发器的时钟接在一起，作为移位脉冲。接在一起，作为移位脉冲。 置置0 0端连在一起作为清零端，端连在一起作为清零端，加入一个负脉冲，各触发器的加入一个负脉冲，各触发器的状态全为状态全为0。 置置1 1端接端接在一起，接高在一起，接高电平。电平。数码数码1数码数码1数码数码2数码数码1数码数码3数码数码2数码数码1数码数码4数码数码3数码数码22. 计数器计数器 CPi+1与与Qi相连，相连，Qi+1在在Qi下降沿翻转。下降沿翻转。四、触发器的应用四、触发器的应用 D与与Q连接，因连接，因此此Q在在CP上升沿翻上升沿翻转。转。 由由D触发器构成触发器构成的四位二进制计数的四位二进制计数器器 3.触发器逻辑功能变换触发器逻辑功能变换四、触发器的应用四、触发器的应用nnnQKQJQ1DQn1（1）JK触发器改为触发器改为D触发器触发器JK触发器特征方程：触发器特征方程：D触发器特征方程：触发器特征方程：KJDD比较得：比较得：（2）D触发器改为触发器改为JK触发器触发器D触发器特征方程：触发器特征方程：DQn1JK触发器特征方程：触发器特征方程：nnnQKQJQ1比较得：比较得：nnQKQJD若用与非门实现，则：