电梯自动控制系统 数字逻辑课程设计

1、数字逻辑课程设计学院：计算机与信息学院参考资料：图书馆藏书和课本2010年7月2日计算机与信息学院、计算机系统结构研究所1、目的（1）让学生掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；（2）进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力；（3）初步掌握使用EDA（电子设计自动化）工具设计数字逻辑电路的方法，包括设计输入、编译、软件仿真、下载和硬件仿真等全过程；（4）经过查资料、选方案、设计电路、撰写设计报告、使学生得到一次较全面的工程实践训练，通过理论联系实际，提高和培养创新能力，为后续课程的学习，毕业设计，毕业后的工作打下基础。2.课程设计题目

2、高楼电梯自动控制系统 设计任务和基本要求：(1)系统控制的电梯往返于1-9层楼。(2)乘客要去的楼层数可手动输入并显示（设为A数）。(3)电梯运行的楼层数可自动显示（设为B数）。(4)当A>B时，系统能输出使三相电机正转的时序信号，使电梯上升；当A<B时，系统能输出使三相电机反转的时序信号，使电梯下降；当A=B时，系统能输出使三相电机停机的信号，使电梯停止运行并开门；(5)梯是上升还是下降各层电梯门外应有指示，各层电梯门外应有使电梯上升或下降到乘客所在楼层的控制开关。3.所用主要器件和设备（1）数值比较器74LS85 一片；（2）十进制可逆计数器 74LS192 一片；（3）七段数

3、字译码显示系统（4）十进制至二进制普通编码器4.设计思想步骤<1>实验思想刚开始的实现是分模块的，然后在每个模块的功能都实现之把它们连接起来，分为三个模块，即输入的二进制到十进制的数值编码转换模块、数值比较模块和可逆计数模块。二进制到十进制的数值编码转换模块包括楼层选择器、状态显示器、译码器和楼层显示器。乘客在电梯中选择所要到达的楼层，选择楼层是通过开关控制输入的，为了是所想要去的楼层数更加直观的显示出来，将开关控制数入关又一次按高地位接到七段显示系统上，然后用十进制的方式显示出来。电梯运行时的楼层数也是通过接到七段数字译码显示系统而直观显示的。七段数字译码显示系统由译码/驱动器7

4、5LS48和共阴极数码管BS201A组成 数值比较模块：我们假设用户输入想去的楼层数为A，电梯实际所在的楼层数为B，将三种比较结果接三个灯lamp1,lamp2,lamp3，用高低电平的不同来显示电梯的三种不同状态，（1表示灯亮，0表示灯灭）即：当A>B时，系统能输出使三相电机正转的时序信号，使电梯上升，所用的显示为lamp1=1，lamp2=0，lamp3=0；当A<B时，系统能输出使三相电机反转的时序信号，使电梯下降，所用的显示为lamp1=0，lamp2=0，lamp3=1；当A=B时，系统能输出使三相电机停机的信号，使电梯停止运行并开门，所用的显示为lamp1=0，lamp

5、2=1，lamp3=0；所用的4位数值比较器的原理：集成数值比较器74LS85是位数值比较器，其功能如下： 从功能表可以看出，该比较器的比较原理和两位比较器的比较原理相同。两个位数的比较是从的最高位A3和的最高位B3进行比较，如果它们不相等，则该位的比较结果可以作为两数的比较结果。若最高位A3B3，则再比较次高位A2和B2，余类推。显然，如果两数相等，那么，比较步骤必须进行到最低位才能得到结果。 真值表中的输入变量包括A3与B3、A2与B2、A1与B1、A0与B0和与的比较结果。其中和是另外两个低位数，IA>B、IA<B和IA=B是它们的比较结果。设置低位数比较结果输入端是为了能与

6、其他数值比较器连接，以便组成位数更多的数值比较器。根据位数值比较器逻辑表达式可知： 再根据74LS85的功能表可得： 上式与逻辑图一致。由上式可以看出，仅对位数进行比较时，应对IAB、IAB和IA=B进行适当处理，即IABIAB0，IA=B=1。 可逆计数模块：用芯片74LS192来实现可逆计数，首先考虑输入端口，一个异步复位端口reset，用于在系统不正常时回到初始状态；其次是输出端口，用户根据自己的需要输入想去的楼层数位A，和电梯所在楼层数作比较，即有升降请求信号 ，如果是下降的情况，通过计数器一直递减到B位置，此时只有lamp2亮，表示所在的楼层已到，如果是上升情况，则通过计数

7、器显示递加到B，低价的过程只有lamp1亮，表示电梯处于上升状态，当到达所在楼层变为lamp2亮，电梯停止，提示用户已到所在楼层。可逆计数器的实验原理：十进制至二进制普通编码器： 74192引脚图真值表： MRPLCPUCPDMODE工作模式HXXXReset (Asyn.)清除LLXXPreset (Asyn.)预置LHHHNo Change保持LHHCount Up加计数LHHCount DowN 减计数H=高电平 L=低电平 X=不定（高或低电平） =由“低”“高”电平的跃变引脚功能表：  CPU  Count Up Clock Pulse Input 计数芯片时钟脉

8、冲输入 CPD Count Down Clock Pulse Input 倒计时时钟脉冲输入 MR  Asynchronous Master Reset (Clear) Input 异步主复位（清除）输入 PL Asynchronous Parallel Load (Active LOW) Input 异步并行负载（低电平）输入 Pn Parallel Data Inputs 并行数据输入 Qn Flip-Flop Outputs (Note b) 触发器输出（附注b ） TCD Terminal Count Down (Borrow) Output (Note b) 终端倒计时（借）输出（注b ） TCU  Terminal Count Up (Carry) Output (Note b) 终端数最多输出（注b ）<2>电梯控制的简化逻辑图如下，5、验收时间：7月2日上午十点左右6、总结：这次实验也算是让我对74系列的芯片的原理和用法有了更进一步的了解。其搜索资料和构造构思的过程是一个自我学习的过程，锻炼了我的逻辑思维能力，同时与同学合作共同完成实验的过程也是一个相互取长补短的过程，让我在理