计算机组织与结构复习参考题

1、选择题计算机组织与结构复习参考题 11. 中央处理器( CPU)是指 _。A 运算器B控制器C运算器和控制器D运算器、控制器和主存储器2. 假定对字符码 ll00101 做偶校验，没有数据错误，来用做偶校验的字符码是.A ll001011 B 1ll00101 补码运算的特点是符号位 _ A 与数值位分别进行运算要舍去EPROM是指A.只读存储器C. 闪速存储器 常用的虚拟存储系统由 存储器。A.cache 主存C.cache 辅存关于浮点数加、减法，7.8.9.C 0ll00101 D ll00l0l0B与数值位一起参与运算D表示溢出读写存储器 光擦除可编程只读存储器B.D._

2、两级存储器组成， 其中辅存是大容量的磁表面B.主存辅存D.通用寄存器主存以下论述正确的是A对阶时较小的数进行左移B对阶时较小的数进行右移C对阶时大阶向小阶对齐左移D对阶时小阶向大阶对齐右移假设寄存器 R中的数值为 200，主存地址为 200 和 300 的地址单元中存放的 内容分别是 300 和 400，则什么方式下访问到的操作数为 200A. 直接寻址 200 B. 寄存器间接寻址 (R)C. 存储器间接寻址 (200) D. 寄存器寻址 R 有关逻辑左移中，说法正确的是A数据左移数据左移数据左移数据左移某计算机字长围是A. 0 64K最低位用 0 补充 最低位用 1 补充 最高位用原最低位

3、补充 最高位用原最高位补充1 位，1 位，1 位，1 位，16 位，它的存贮容量是 64KB，若按字编址，那么它的寻址范B. 0 64KBC. 032K D. 0 32kB10. 为确定下一条微指令的地址，通常采用断定方式，其基本思想是 A. 用程序计数器 PC来产生后继微指令地址B. 用微程序计数器 PC来产生后继微指令地址C.通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控 制产生后继微指令地址D.通过指令中指定一个专门字段来控制产生后继微指令地址11. 在流水机器中，控制相关是指 _。A由转移指令引起的相关B 先写后读C 资源使用冲突 D 先读后写12. 若存储周期 250n

4、s，每次读出 32 位，则该存储器的数据传送率为。A. 8 ×106字节/ 秒B. 8M字节/秒C.16 ×106字节/ 秒D. 16M字节/ 秒13. 在一个串行传输系统中，每秒钟可传输 80 个数据帧，每个数据帧包含 1 个 起始位、 8 个数据位和 2个结束位，其波特率为 ，A. 880B/SB. 640B/SC. 880b/SD. 1640b/S14. 阵列并行处理机主要实现的是 。A取指级并行B 译码级并行C执行级并行D指令内操作步骤并行15. 总线是构成计算机系统的互联机构， 是多个系统功能部件之间进行数据传送 的通道。A高速 B 专有 C 特殊 D 公共 二、

5、判断题（正确的在题后括号内划“” ，错误的划“ ”。 ）1. 在机器数中，零的原码表示形式是唯一的（ ）。2. Cache存储器是为解决主存速度满足不了要求发展出来的（）。3. 高位多体交叉编址方式 : 连续地址公布在相同的模块内，而同一模块内的地 址都是连续的（ ）。4. 使编码具有检错和纠错能力的代价是增加了冗余位，比如 CRC码（）5. 双符号位补码运算的结果符号位为 01，则运算结果负溢出（）。6. 微程序存放在主存储器中，微地址存放在程序寄存器 PC中（）。7. 水平型微指令的直接表示法比编码表示法执行速度快（ ）。8. 利用流水技术容易有效减少每一条指令的执行时间（ ）。9. To

6、masulo 算法能解决数据相关性和控制相关性（）。10. 标量流水线方式计算机不能对向量数组进行运算（）。三、已知 X=（ 1101） 2 , Y= （+0011）2 , 用补码一位乘法（ Booth算法 ） 计算 X*Y 补。五、设有一台计算机的指令系统共有 10 条指令，他们的使用频率分别为：0280200170100080060050030020011. 用霍夫曼编码设计这 10 条指令的操作码；2. 若操作码采用固定长度编码， 需要多少位？其后继产品需要增加 10 条指 令，并与原来指令保持兼容， 操作码应该扩展到多少位？后 10 条指令应 怎样编码？六、设一个具有 26位地址和 1

7、6位字长的 主存储器，用 8M×8位的存储芯片构成。 地址线 A，数据线 D，读写控制信号端 WE，CE 为片选控制端， MREQ 为 CPU 的访存请求信号端。1. 该主存储器能存储多少字节信息？2. 该主存储器需要由多少个 8 M×8位存储器芯片构成？3. 需要多少位地址作为芯片选择？4. 完整画出用 8 M×8位存储器芯片构成主存储器的逻辑示意图用存储器芯片构成主存储器的逻辑示意图七、（ 9 分）某单总线结构计算机的数据通路如图下所示，读存储器数据到寄存 器的指令为 LOAD R1 ，mem （其中 mem为内存地址 ），1. 请写出该指令操作在 各个机器周

8、期所需的控制信号。 2. 写出微指令的格式，说明每段代表的含义。单总线结构计算机的数据通路示意图八、在一个无序执行按序写回的超标量指令流水 线中，如下图所示。 将指令的执 行过程分为取指、译码、执行、写回四个阶段。取指、译码、写回只需 1 个机器 周期完成。加法器完成执行需要 2个机器周期，乘法器完成执行需要 3 个机器周 期，给定地址 mem1和 mem2的访存操作需要 1 个机器周期。具有相关专用通路。 现有如下 6 条指令序列：LOAD R1，mem1；I1 M （ mem）1 存储单元的内容送入 R1ADD R2，R2， R1；I2ADD R3，R3， R4；I3MULT R4，R4，

9、 R5 ；I4LOAD R6，mem2；I5MULT R6，R6， R7 ；I61. 指出指令序列中的写后读 RAW，读后写 WAR，写后写 WAW数据相关性；2. 画出无序执行按序写回的超标量指令流水线时空图。超标量指令流水线模型结构计算机组织与结构复习参考题 2、 选择题（每题 1 分，共 20 分）1. 完整的计算机系统是由 _组成的A 主机与外设CALU 与控制器2. 下列数中最小的数为 _ 。 A 101001BCDB528BCPU 与存储器D硬件系统与软件系统C1010012 D233163. 若采用双符号位，则发生负向溢出的特征是：双符号位为A、00B、 01C 、 10D、 1

10、14. 统计计算机性能测试结果有多种方法，其中 _最接近 CPU 的实际性能 A. 算术性能平均值B. 几何性能平均值C. 调和性能平均值D. 峰值性能指标5. 有关算术右移中，说法正确的是 _。A数据右移 1位，最高位用 0 补充B数据右移 1位，最高位用 1 补充C数据右移 1 位，最高位用原最低位补充D 数据右移 1 位，最高位用原最高位补充6. 关于浮点数加、减法，以下论述正确的是 _。A 对阶时较小的数进行左移B对阶时小阶向大阶对齐C对阶时大阶向小阶对齐D对阶时较大的数进行左移7. 寄存器间接寻址方式中，操作数处在 _。A 通用寄存器B主存单元C程序计数器D堆栈8. 堆栈指针 SP的

11、内容是 _。A 栈顶单元内容B栈顶单元地址C栈底单元内容D栈底单元地址9. 有关高速缓冲存储器 Cache 的说法，正确的是 _。ACPU 内外都可以设置 CacheBCache只能在 CPU以外C若存在 Cache，CPU就不能再访问内存DCache只能在 CPU 以内10. 存储周期是指 _。A存储器的读出时间B存储器的写入时间C存储器进行连续读和写操作所允许的最短时间间隔 D存储器进行连续写操作所允许的最短时间间隔11. PROM 是指 _。A 随机读 /写存储器B只读存储器C可编程的只读存储器D可擦可编程的只读存储器12. 有一个 1K*8b 存储器，采用单译码方式时需要译码器输入线为

12、 _条。A 1024B10C 32D6413. 程序员编写程序时使用的地址是 _。A 逻辑地址 B 有效地址 C 辅存实地址 D 主存地址14. 在 CPU 中跟踪指令后继地址的寄存器是 _。A 主存地址寄存器B状态条件寄存器C指令寄存器D程序计数器15. 在流水机器中，真相关是指 _。A 先读后写相关B结构相关C先写后读相关D有转移指令引起的相关16. 微程序控制器中，机器指令与微指令的关系是 。A. 每一条机器指令由一条微指令来执行B. 每一条机器指令由一段微指令编写的微程序来解释执行C. 每一条机器指令组成的程序可由一条微指令来执行D. 一条微指令由若干条机器指令组成17. 数据总线上的

13、信息可以在两个方向上轮流传输信息的方式称为 _。A 单工B全双工C半双工D不可能方式18. 主机、外设不能并行工作的方式是 _。A 程序查询方式B中断方式CDMA 方式D通道方式19. 阵列计算机属于 _结构的计算机。A SISDIBSIMDCMISDDMIMD20. 在 I/O 设备采用统一编址方式下，下面哪一个说法是对的 _。A 一个具体地址只能对应输入 /输出设备B一个具体地址只能对应内存单元C一个具体地址既可对应输入 /输出设备又可对应内存单元D一个具体地址只对应输入 /输出设备或者只对应内存单元 二、填空题（1. 评价存储器性能的基本要求是大容量、 和低价格。2. 十进制数据 7 的

14、五位移码表示为 。3. 信息码 1000110 的奇校验编码是 ，偶校验编码是 （设校验位在最低位）。4. 在减法运算中，正数减去 ，可能产生溢出，此时的溢出为 溢出。5. 在一个单地址指令的计算机系统中有一个累加器， （20H）=30H，（30H）=40H， 执行指令 load #30H 后，累加器中的数值为 ；执行指令 load（20H） 后，累加器中的数值为 。6. 段页式虚拟存储器的内部地址表映像机构包含有段基址表、 表和表三部分。7. 寄存器直接寻址是操作数在 中，寄存器间接寻址是操作数在主存单元中，通用寄存器中的内容作为操作数地址，所以指令执行的速度前者比后 者。8. 在一个 32

15、位总线中，时钟频率为 20MHZ，总线数据的传输周期为 5 个时钟传 输 4 个字的数据块，总线数据的传输速率为 。五、 有一个 cache主存存储层次， 采用组相联映像 。主存共分 4096 个存储块，Cache为 64个存储块，每组包含 4 个存储块，每块由 128 个字节组成，访存地 址为字节地址。1写出 Cache地址位数和地址格式； 2写出主存地址位数和地址格式； 3画出主存 cache 空间块的组相联映像对应关系示意图； 4主存地址 48AB9H映像到 Cache的哪个字块？六、 用 4M×8 位的存储芯片构成一个 64M× 16 位的主存储 器。地址线 A，数

16、据线 D，读写控制信号端 WE，CE 为片选 控制端， MREQ 为 CPU 的访存请求信号端。5. 计算需要多少个 4 M×8位存储器芯片。6. 存储器芯片的片内地址长度是多少位？7. 在下图中标明主存储器地址线和数据线各需要多少位？8. 完整画出用存储器芯片构成主存储器的逻辑示意图。用存储器芯片构成主存储器的逻辑示意图七、 对于单总线 CPU 结构，指令控制流程如下图所示： 1该指令系统总共有多少条微指令？ 2在指令控制流程图中每个方框的左上角标出微地址。 3写出微指令的格式，说明每段代表的含义。八、 在一台计算机中，指令的执行分为取指 IF 、译码 ID、执行 EX、访存 M

17、和写回 WB 五个阶段， 每个阶段在一个机器周期只能接受一个新任务，取指阶 段不受指令类型和相关性的影响。 具有前向传递专用数据通路， 在前向传递专用 数据通路不能解决数据相关问题时， 这时可以在流水线中插入气泡。 对以下指令序列:subr2,r1,r3/*s1*/lwr4,20(r2)/*s2*/andr2,r4,r5/*s3*/andr1,r6,r3/*s4*/画出有序执行有序写回的时空图，指出所需的执行时间根据 IEEE754标准规定的 32 位单精度浮点数的表示方法，写出 （3.25） 10这个数 的单精度浮点标准格式（写明解题过程） 。假设寄存器 R中的数值为 2000H，地址为 2

18、000H的存储器中存储的数据为 3000H， 地址为 3000H的存 储器中存储的数据为 2200H，PC的值为 4000H，以下寻址方式 下访问到的指令操作数是什么？1. 寄存器间接寻址 （ R）；2. 存储器间接寻址 2000H ；3. 立即数寻址 #2000H ；4. 相对寻址 -1000H （PC）；有一个 cache主存存储层次。主存共分 8个块， Cache为 4个块，。采用组相 联映像，组内块数为 2 块，替换算法为近期最少使用法（） 。1. 对于如下主存块地址流的访问顺序是： 4、1、2、4、3、7、0、7、2、5 cache 初始时为空，请列出 cache 中各块随时间的使用

19、情况；2. 对于第 1 问，指出块失效又发生争用（即替换）的时刻；3. 对于第 1 问，求出此期间 cache 的命中率。某单总线结构计算机的数据通路如图 6-1 所示，请写出指令1ADD R1，（ R2 ）；M（R2）+（R1）=R1 在每个时钟周期内的控制信号。 2微指令控制字段的编码顺序如图 6-2 所示，采用水平型直接表示法， 写出 T1和T3 周期微操作的控制字图 6-1图 6-2设有一台计算机的指令系统共有 10 条指令，他们的使用频率分别为： 0.19, 0.12, 0.10, 0.13, 0.17, 0.03, 0.02, 0.15, 0.08, 0.01 。1. 用霍夫曼编码

20、设计这 10 条指令的操作码，并计算操作码的平均长度；2. 设计两种编码长度，且平均长度不超过 3.2 位的等长扩展操作码，并计算操 作码平均长；3. 若操作码为固定长度编码，需要多少位？其后继产品需要增加 18 条指令， 并与原来指令保持兼容，操作码应该扩展到多少位？计算机组织与结构复习参考题 3一、选择填空1. 若十进制数为 A 4.62. 若 x=+1011， A 010113. 某机器字长( ) 。32.75 ，则相应的十六进制数为 B 2.c 则 x 补 =( )B 10118 位，含一位符号位，2.6( ) 。D 4.cC 0101 采用原码表示定点小数，D 10101则所能表示的

21、非零最小正数为-9A 2-8B 2C 1-2-7-7D 2B 程序计数器D 状态条件寄存器 ( ) 中。A 主存B 寄存器C 直接存取存储器在下列存储器中， ( ) A 半导体 SRAM存储器 器同步控制是 _。可以作为主存储器。B EPROMC PROMD 光盘D 半导体 RAM存储4. 假定下列字符码中有奇偶校验位，但没有数据错误，来用偶校验的字符码是A ll001011 B 11010110C ll00000lD ll00l00l5. 一般来讲，直接映像方式常用在( ) 。A 小容量高速 CacheB 大容量高速 CacheC 小容量低速 CacheD 大容量低速 Cache6. 在 C

22、PU 中跟踪指令后继地址的寄存器是 ( )A 主存地址寄存器C 指令寄存器7. 采用存储器直接寻址方式，则操作数在A 只适用于 CPU 控制的方式 B 由统一时序信号控制的方式C 只适用于外围设备控制的方式D 所有指令执行时间都相同的方式10采用 DMA 方式传送数据时，每传送一个数据就要占用 _的时间。 A 一个指令周期 B 一个机器周期 C 一个存储周期 D 一个总线周期 1 响应中断（ 3 ） 可在任一时钟周期结束时 可在任一工作周期结束时 必须在一条指令执行完毕时 必须在执行完当前程序段时2 外部接口是（ 2 ）的逻辑部件 CPU与系统总线之间 系统总线与外部设备之间 主存与外围设备之

23、间 运算器与外围设备之间3 串行接口是指（ 2 ） 接口与系统总线之间采取串行传送 接口与外围设备之间采取串行传送 接口与两侧采取串行传送 接口内部只能串行传送4 并行接口是指（ 2 ） 接口与系统总线之间采取 接口与外围设备之间采取并行传送 系统总线采用并行传送 接口采用中断方式5 下列设备中，哪种适于通过 DMA方式与主机进行信息交换（ 4） 键盘 电传输入机 针式打印机 磁盘6 中断屏蔽字的作用是（ 2 ） 暂停外设对主存的访问 暂停对某些中断的响应 暂停对一切中断的响应 暂停 CPU对主存的访问7 向量中断的向量地址是（ 3 ） 通过软件查询产生 由中断总服务程序统一产生 由中断源硬件

24、提供由处理程序直接查表获得8 在打印机接口中，一般采用（ 1 ） 中断方式 方式 通道方式 方式9 在磁盘中（ 4 ）11只采取查询等待方式只采取程序中断方式 只采取方式 既有方式，也有中断方式10 在下列外存储器中，工作速度最快的是（ 3 ）（ 1）磁带（2）软盘（ 3）硬盘（4）光盘11二、已知： x= 0. 1011，y = - 0. 0101，求 ： x补， - x 补， y补， - y 补 ，x - y 补 ， 24并说明 x - y 补 的结果是否溢出。三、 CPU执行一段程序时， cache 完成存取的次数为 1900 次，主存完成存取的次数为 100 次，已知 cache 存取

25、周期为 50ns ，主存存取周期为 250ns，求 cache/ 主存系统的效率和平 均访问时间。四、由 1K X 4 位的动态 RAM 芯片构成（芯片内是 64×64 结构）， 试解答如下问题：（ 3）采用异步方式，如单元刷新间隔不超过2ms，则刷新信号周期是多少？（4）如采用集中式刷新方式，存储器刷新一遍最少用多少个 读/写周期？五、 设有一个 cache 的容量为 2K 字，每个块为 16 字，求（1）该 cache 可容纳多少个块？（2）如果主存的容量是 256K 字，则有多少个块？（3）主存的地址有多少位？ cache 地址有多少位？（4）在直接映象方式下，主存中的第 i

26、块映象到 cache 中哪一个块中？15 10 7 4 3（5）进行地址映象时，主存储器的地址分成哪几段？各段分别有多少位？ 六、 指令格式如下所示， OP为操作码字段，试分析指令 格式的特点。OP源寄存器基值寄存器位移量（ 16 位）012计算机组织与结构复习参考题 41. 运算器的主要功能是进行A、逻辑运算 B 、算术运算 C 、逻辑运算与算术运算 D 、初等函数的运算2. 若定点整数 64 位，含 1 位符号位，补码表示，则所能表示的绝对值最大负数为（ ）64A、-2 64 B264-1 ）63C 、-2 63D、- （263-1 ）3. 有关算术右移中，说法正确的是 _ _ 。A 数据

27、右移 1位，数据最高位用 0补充B 数据右移 1位，数据最高位用原最低位补充C 数据右移 1位，数据最高位用符号位补充D 数据右移 1位，数据最高位用 1补充4. 堆栈指针 SP寄存器中的内容是 _ _ 。A栈顶单元内容B栈顶单元地址C 栈底单元内容D栈底单元地址5. 设形式地址为 D，基址寄存器为 X，变址寄存器为 Y，（X）表示基址寄存器 X的内容，基址变址寻址方式的有效地址可表示为 _ _EA=（X+Y）+（D）EA=（X+Y）+（D）中。C. 程序计数器 D. 堆栈AEA=（X） +（ Y）+DBCEA=（ X）+（Y）+D）D6. 寄存器间接寻址方式中，操作数处在A. 通用寄存器 B

28、. 主存单元7. 存储周期是指 _ _A 存储器的读出时间B 存储器的写入时间C 存储器进行连续读或写操作所允许的最短时间间隔D 存储器进行连续写或写操作所需的最长时间间隔8. 在下列存储器中， _ _ 可以作为主存储器A. 半导体 SRAM存储器B.EPROMC.PROMD. 半导体 DRAM存储器9. 微程序控制器中，机器指令与微指令的关系是 _ _ 。 A、每一条机器指令由一段微指令编写的微程序来解释执行B、每一条机器指令由一条微指令来执行13C、每一条机器指令组成的程序可由一条微指令来执行D、一条微指令由若干条机器指令组成10. 主存储器和 CPU之间增加 cache 的目的是 A、扩

29、大主存贮器的容量B、解决 CPU和主存之间的速度匹配问题C、扩大 CPU中通用寄存器的数量D、既扩大主存的容量，又扩大 CPU通用寄存器的数量B、由转移指令引起的相关、先读后写。11. 在流水机器中，控制相关是指 A、资源使用冲突C 、先写后读 D12. 系统总线中地址线的功能是A、选择主存单元地址B、选择进行信息传输的设备C、选择外存地址D 、指定主存和 I/O 设备接口电路的地址13. 相联存贮器是按 进行寻址的存贮器。A. 地址指定方式 B. 堆栈存取方式 C. 内容指定方式 D. 地址指定与堆 栈14. 下面描述的 RISC 机器基本概念中不正确的句子是 。A.RISC 机器不一定是流

30、水 CPU B.RISC 机器一定是流水 CPUC.RISC 机器有复杂的指令系统 D.CPU 配置很少的通用寄存器15. 主机、外设不能并行工作的方式是 _ _ 。A 程序查询方式 B 中断方式 C DMA方式 D 通道方式一、填空题1. 若X 补=11010011，则 X 的十进制数真值是 。2. (-4) 10 用四位反码表示为 。3. 在一个 32 位总线中，时钟频率为 20MHZ，总线数据的传输周期为 5 个时钟传 输 4 个字的数据块，总线数据的传输速率为 。4. 微指令分成水平型微指令和垂直型微指令， 型微指令可同时执行若干个微操作。5. 假 定对 字符码 ll00101 做偶校

31、 验， 没有数据 错误 ，偶校验 的字 符码 是。6. 存储器模块采用多体交叉编址方式 : 同一模块内的地址都是。147. DMA技术的出现 ，可 以通 过 DMA控制 器使 得_ 与_之间可以进行直接访问。8. 在典型的 PCI 总线中“北桥”是指 _ _ 桥，“南桥”是指 桥。二、计算题1. 假设 X= - 0.1011 ，Y= 0.0111 ，采用双符号位法 , 计算 X-Y=？同时指出是否 发生“溢出”？上溢出还是下溢出？2. 16K×8 位（128×128×8 位） DRAM芯片，设存储器的读 /写周期为 0.5 s， CPU在 1s 内至少要访问一次。

32、（1）若采用集中刷新，刷新周期最短是多长时间？ （ 2）若采用异步刷新，刷新周期是 2 ms，每隔多长时间对芯片刷新一行？（ 3） 若采用分散式刷新，刷新周期是多长时间？3. 假设 X=0.1011，Y=0.1101，用定点原码一位除法不恢复余数 （ 加减交替法 ）的 方法，求 X/Y 的商和余数。4. 设存储器容量为 32 字，字长 64 位，模块数 m=4，分别用顺序方式和交叉方式 进行组织。存储周期 T=200ns，数据总线宽度为 64 位，总线传送周期 =50ns 问顺序存储器和交叉存储器连续读出 4 个字所需的时间 ?三、某计算机部分的指令助记符和指令格式如下图所示，设机器字长为 8

33、 位， rs 代表源寄存器， rd 代表目标寄存器。（1）分析下面指令格式的特点； （2） 写出指令 MOV R1,R3和 INC R3 的机器指令代码。四、有一个 cache主存存储层次。 Cache为 4 个块。采用组相联映像，组内块 数为 2 块，替换算法为近期最少使用法（ LRU）。1） 如下表所示，主存块地址流的访问顺序是： 4，1，2，4，3，7，0，0，4，7， cache 初始时为空，请列出 cache 中各块随时间的使用情况；2） 指出访问主存块地址时 cache 失效又发生争用（即替换）的 访问顺序 ；153) 求出这段访问期间 cache 的命中率访问顺序12345678

34、910组 号主存块地址4124370047Cache块地址0 组1 组访问情况五、流水线结构分为 4个段，即取指 (IF) 段、 译码(ID) 段、执行(EX)段和写回 (WE)段。IF ，ID，WE 段只需 1 个时钟周期完成。 EX段有多个功能部件，其 中 LOAD/STOR部E 件完成数据 cache 访问，只需一个时钟周期；逻辑运算和减法运算完成需 2 个时钟周期，乘法运算需 3 个时钟周期，它们都已流水 化。 IE 段有内部数据定向传送，结果生成即可使用。现有如下 4 条指令序列，I1 LAD R0 ， AI2 SUB R1 ， R0I3 SHR R0 ， R2I4 MUL R2 ，

35、 R3；M(A)->R0，M(A)是存储器单元； (R1) + (R0)->R0 ；R0的内容逻辑右移 R2 次再送入 R0 ；(R2) ×(R3)->R21)请写出指令流水线的时空图；2)请写出指令的相关性。假设某计算机的指令长度为 20 位，具有双操作数、单操作数和无操作数三类指令形式，每 个操作数地址规定用 6 位表示。(1)若操作码字段固定为 8位，现已给出 m 条双操作数指令， n条无操作数指令。在此情 况下，这台计算机最多可以设计出多少条单操作数指令？(2)当双操作数指令条数取最大值，且在此基础上单操作数指令条数也取最大值时，试计 算这三类指令最大容许具

36、有的指令条数各是多少？这三类操作数指令编码各是什么范围？一种短浮点数的字长共 16位(二进制)，从高位到低位分别是：符号 1 位，阶码7 位(包括符号位)，尾数 8 位。尾数用原码、小数表示，阶码用移码、整数表16 示。尾数和阶码的基值都是 2。有如下两个浮点数： A 1.0001x22和 B -0.11001x2-1。(1)把这两个数分别表示成规格化浮点数形式。 (2)按照浮点数加法运算规则，计算这两个浮点数的和。参考答案 1、 （15*2=30 分） CDBDB BDACC ACCCD 、（ 10*1=10 分） 、（8 分）第二种方法好 四、( 10 分)17五、 （10 分）1. 采用

37、 Huffma树（略）、编码法 （6 分）频率028020017010008006005003002001代码110110100110011000000100001000001000000长度22334445662. （ 4 分） 固定长度 4 位编码，即 00001001产品再增加 10 条指令，要用 5 位编码，即 1010011101六、（13 分）解：2. 需要存储器芯片：（2 分）1. 226*2=226*2=227B（2 分）3. 需要 3 位地址作为芯片选择 （2 分）4. 存储器芯片构成主存储器的逻辑示意图如下： （7 分）七、（9 分）解：（6分）T1:PCout ,MaRin,PC+1,ReadT2:MDRout,IRin18T3:IRout,MARin,readT4:MDRout,R1in3 分）控制字BCFBAF控制字：每一位代表一位控制信息； BCF：确定转移条件； BAF：微指令下地 址八、（