可编程逻辑器件的开发与应用

1、可编程逻辑器件的开发与应用贵州大学九九级计科系 5班 顾 华 学号：25一、 简介可编程逻辑器件可编程逻辑器件（Programable Logic Device）简称PLD。它是电子设计领域中最具活力和发展前途的一项技术。PLD是一种半定制电路，能完成大部分数字器件的功能，工程师可以通过传统的原理图输入法，或是硬件描述语言自由的设计一个数字系统。通过软件仿真，可以事先验证设计的正确性。PLD还可以利用自身的在线修改能力，随时修改设计而不必改动硬件电路。PLD的这些优点使得PLD技术在90年代后得到飞速的发展。可编程逻辑器件是逻辑器件家族中发展最快的一类器件，这有两个根本原因。其一，PLD每个逻

2、辑器件具有愈来愈多的门电路，因而可以完成本来要由许多个分立逻辑器件和存储芯片完成的功能。这种方法缩小了最终系统的尺寸，降低了最终系统的功耗和成本，提高了最终系统的性能和可靠性。其二，同样重要的是，你只需花几秒或几分钟的时间，就可以在工作站以及系统组装线上配置或重新配置这些器件。这种能力使你掌握很大的灵活性，可以对最后一分钟的设计变动做出反应，并可以在实施之前根据想法做出原型，也可以满足因客户需求和竞争压力而导致的产品上市的最后期限。 二、 ASIC的特点ASIC（Application Specific Integrated Circuits）是“专用集成电路”的简称，是面向专门用途的电路即为

3、某个特定的功能开发的集成电路。目前在集成电路界，ASIC被认为是用户专用集成电路，即它是专门为一个用户设计和制造的。换而言之，它是根据某一用户的特定要求，能以低研制成本、短交货周期的全定制、半定制集成电路。与通用集成电路相比，ASIC在构成电子系统时具有以下几个方面的优越性：（1） 缩小体积、减轻重量、降低功耗。（2） 提高可靠性。用ASIC芯片进行系统集成后，外部连线减少，可靠性明显提高。（3） 易于获得高性能。ASIC针对专门的用途而特别设计，它是系统设计、电路设计和工艺设计的紧密结合，这种一体化的设计得到前所未有的高性能系统。（4） 可增强保密性。电子产品中的ASIC芯片对用户来说相当于

4、一个“黑盒子”。因此，保密性大大提高。（5） 在大批量应用时，可显著降低系统成本。目前ASIC在总的IC市场中的占有率已达1/3，在整个逻辑市场中的占有率已超过一半。三、用可编程逻辑器件实现ASIC设计随着数字集成电路的广泛应用及其本身在不断地进行更新换代，由早期的电子管、晶体管、小中规模集成电路、发展到超大规模集成电路(VLSIC，几万门以上)以及许多具有特定功能的专用集成电路。但是，随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC)芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC

5、芯片，并且立即投入实际应用之中。可编程逻辑器件作为ASIC的一个重要分支，是一种已完成了全部工艺制造、可直接从市场上购买得到的产品，用户只要对它编程就可实现所需要的电路功能，所以称它为可编程ASIC。采用可编程器件，设计人员在实验室即可设计和制造出芯片，而且可反复编程，修改错误，这就大大方便了设计者。可编程ASIC，特别是现代可编程ASIC（CPLD、FPGA）的出现，使得电子设计工程师或科研人员有条件在实验室内快速、方便地开发专用集成电路，这些专用集成电路往往是一个复杂的数字系统。可以说可编程ASIC给现代电子系统的设计带来了极大的变革。1、 可编程ASIC的三种类型可编程ASIC是由用户编

6、程来实现所需功能的专用集成电路，按照结构的复杂程度不同大致分为简单可编程ASIC、复杂可编程ASIC和现场可编程ASIC三种类型：（1） 简单可编程ASIC主要指早期开发的可编程逻辑器件PLD，他们通常由“与阵列”和“或阵列”组成。（2） 复杂可编程ASIC主要是指复杂可编程逻辑器件CPLD（Complex Programable Logic Device）。（3） 现场可编程ASIC主要是指现场可编程门阵列FPGA（Field Programable Gate Array）,它是与传统PLD不同的一类可编程ASIC。它具有类似于半定制门阵列的通用结构，即由逻辑功能块排列成阵列组成，并由可编程

7、的互连资源连接这些逻辑功能块来实现所需的设计。在某种意义上说，FPGA是一种将门阵列的通用结构与PLD的现场可编程特性结合于一体的新型器件，具有集成度高、通用性好、设计灵活、编程方便等多方面优点。FPGA最早由美国Xlinx公司于1985年推出。CPLD、FPGA具有很高的集成度和功能，并且FPGA具有现场可编程的特点。FPGA(现场可编程门阵列)与 CPLD(复杂可编程逻辑器件)都是可编程逻辑器件，它们是在PAL,GAL等逻辑器件的基础之上发展起来的。同以往的PAL,GAL等相比较，FPGACPLD的规模比较大，它可以替代几十甚至几千块通用IC芯片。这样的FPGACPLD实际上就是一个子系统

8、部件。这种芯片受到世界范围内电子工程设计人员的广泛关注和普遍欢迎。2、现场可编程门阵列FPGA的结构 FPGA不受“与或”阵列结构上的限制以及含有触发器和I/O端数量上的限制，可以靠内部的逻辑单元以及它们的连接构成任何复杂的逻辑电路，更适合实现多级逻辑功能，并且具有更高的密度和更大的灵活性。目前已成为设计数字电路或系统的首选器件之一。 FPGA中实现各种组合逻辑功能的原理是，通过对各存储单元的编程，来控制门阵列中门的“开”与“关”，从而实现不同的逻辑功能。 FPGA主要由可编程逻辑模块CLB、输入/输出模块IOB、可编程连线资源3部分组成。如下图所示：IOBIOBIOBIOBIOBIOBCLB

9、CLBIOBIOB 布线区IOBIOBCLBCLBIOBIOBIOBIOBIOBIOB FPGA的结构示意图 可编程逻辑模块CLB是FPGA中实现各种功能的基本逻辑单元电路，可以实现绝大多数逻辑功能，其中包括组合逻辑、时序逻辑、RAM及各种运算功能。CLB以n×n阵列形式分布在FPGA中，同一系列中不同型号的FPGA，其阵列规模也不同。CLB主要由逻辑函数产生器、触发器、进位逻辑、编程数据存储单元、数据选择器及其它控制电路组成，有13个输入端和4个输出端。可编程的输入/输出模块IOB是芯片外部引脚数据与内部数据进行交换的接口电路，通过编程可将I/O引脚设置成输入、输出和双向等不同的功

10、能。IOB是FPGA外部封装引脚和内部逻辑间的接口。每个IOB对应一个封装引脚，通过在IOB有关的编程数据存储单元中写入不同的数据，可将引脚定义为输入、输出和双向功能。可编程连线资源分布在CLB阵列的行、列间隙上，由水平和垂直的两层金属线段组成格栅状结构。IOB分布在芯片的四周，CLB之间的空隙部分是布线区，分布着可编程连线资源，这些资源包括金属导线、可编程开关点和可编程开关阵列。金属导线以纵横交错的格栅状结构分布在两个层面（一层位横向线段，一层位纵向线段），有关的交叉点上连接着可编程开关或可编程开关矩阵，通过对可编程开关和可编程开关矩阵的编程实现CLB与CLB之间、CLB与IOB之间、以及全

11、局信号与CLB和IOB之间的连接。3、可编程ASIC的优点可编程ASIC是由用户通过编程来决定芯片的最终功能，设计只需在实验室就可完成。具有研制周期缩短、设计成本降低、设计灵活性提高的优点。基于这些特点，可编程逻辑器件发展到现在，规模越来越大，功能越来越强，价格越来越便宜，相配套的电子设计自动化（EDA）软件越来越完善，因而深受设计人员的喜爱。目前，在电子系统开发阶段的硬件验证过程中，一般都采用可编程逻辑器件，以期望尽快开发产品，迅速占领市场。四、可编程逻辑器件的开发设计流程1、可编程逻辑器件设计流程如图示：设计输入下载编程时序仿真设计实现功能仿真 电路原理图波形图硬件描述语言器件测试优化、合

12、并映射布局、布线1、设计输入 设计输入就是根据系统要求对所设计的任务提出一个简洁而完整的功能描述，并且以开发软件要求的某种输入形式表示。常用设计输入有电路原理图、硬件描述语言和波形输入等形式。电路原理图是图形化的表达方式，使用元件符号和连线来描述设计。其特点是比较容易掌握，直观而方便，所画的电路原理图与传统的器件连接方式完全一样。硬件描述语言HDL（Hardware Description Language）是采用文本编程的方式描述设计，其逻辑描述功能强。与传统的原理图输入设计方法相比较，硬件描述语言更适合规模日益增大的电子系统，它还是进行逻辑综合优化的重要工具。硬件描述语言使得设计者在比较抽

13、象的层次上描述设计的结构和内部特征，为设计输入提供了更大的灵活性，具有更高的通用性，能有效的缩短设计周期，减少生产成本。它的突出优点是：语言的公开可用性；设计与工艺的无关性；宽范围的描述能力；便于组织大规模系统的设计；便于设计的复用和继承等。目前最常用的硬件描述语言有VHDL和Verilog-HDL，它们都已经成为IEEE标准。VHDL（Very-High-Speed Integrated Circuit Hardware Description Language）即超高速集成电路硬件描述语言，VHDL的语言形式和描述风格与句法十分类似于一般的计算机高级语言，它的主要优点是：（1）与其他的硬件

14、描述语言相比，VHDL具有更强的行为描述能力，是一种高层次的、与器件无关的设计，即设计者没有必要熟悉器件内部的具体结构。（2）VHDL丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟。（3）支持从系统级至门级电路的多层次描述；支持结构描述；支持行为描述；支持数据流描述；支持混合描述。（4）可移植性好。对于综合和仿真工具采用相同的描述，对于不同的平台也采用相同的描述。（5）加快了上市的时间，降低了成本。但VHDL目前暂不具备描述模拟电路的能力。可编程逻辑器件的设计多采用层次化的设计方法，分模块、分层次的进行设计描述。2、设计实现设计实现是从

15、输入设计文件到生成下在数据文件文件的编译过程。此部分是开发软件工具的核心部分。设计实现主要完成4个相关任务：（1）优化和合并：优化是指逻辑化简，合并是将模块化设计产生的多个文件合并为一个网表文件，并使层次设计平面化。（2）映射：是把设计分为多个适合器件内部逻辑资源实现的逻辑小块的形式。（3）布局和布线：布局是将已分割的逻辑小块防盗器件内部逻辑资源的具体位置，并使它们易于连线，且连线最少；布线是利用器件的布线资源完成各功能块之间和反馈信号的连接。（4）生成编程文件：设计实现的最后一步是产生可供器件编程使用的数据文件。对CPLD器件产生熔丝图文件，即JEDEC文件；对于FPGA器件则产生位流数据文

16、件Bitstream。3、设计仿真这部分的最大功能是便于用户检查自己的设计思想是否得到实现和设计中存在的问题。可以在设计过程中对整个系统乃至各个模块进行近似实际的软仿真，即在计算机上用软件验证连接和逻辑功能是否正确，各个部分的时序配合是否准确。如果有错可以方便的修改错误，而不必在硬件上做改动。设计仿真包括（1）前仿真，即在设计输入后进行的功能仿真；（2）后仿真，既设计实现的时序仿真；（3）器件测试。4、下载编程 下载编程是将设计输入通过编译生成的JEDEC文件或位流文件下载到可编程器件中。五、点阵显示器的设计1、 功能说明设计一个可滚动显示十个字的LED点阵显示器。该显示器的基本原理是：由时钟

17、信号CLK送往模16的加计数器，产生行扫描到416线的行译码器，则015的16个行选信号产生LED行选控制到16×16位的LED点阵。当模16的加计数器产生进位信号C，即015行扫描完成。再通过一个模10加计数器进行列扫描，由于显示器要滚动显示字体，所以模10加计数器的进位信号C控制一个模20减计数器。模20减计数器将其计数结果和模10加计数器的计数结果经过一个加法器相加，通过地址多路器到达VRAM(显示RAM)。该VRAM容量为20×16位，存储有20个字的地址，此地址作为字库（ROM）的高地址与模16计数器发送的低地址作字库中存储字的地址，在字库找到所需的字，后经过数据

18、总线DB送缓冲器。模10加计数器产生列扫描信号到410线的列译码器，将产生的10个字选信号分别送缓冲器（0）缓冲器（9）。缓冲器接收到数据总线的数据及列译码信号控制LED点阵。这样10个16×16位的LED点阵就可滚动显示10个字,实现LED点阵显示器。2、 显示器的设计电路原理图模16加计数器 416线行 译码 行扫描 CLK 4 · · 16行选信号· C 模 10加 计数 器R 410线列 译码 列扫描 4 · · 10个字选信号 · C 模20减计数器R 4 来自模16计数器的低位地址字库ROMVRAM地址多路器加法

19、器 DB 逻辑控制 高位地址 计算机串口 显示器总体原理图 410线列译码列扫描输出 DB 16 16缓冲器（0）缓冲器（9） 416线 16 1616×16LED点阵16×16LED点阵行译码行扫描输出 ： LED点阵控制原理图3、 采用的开发软件LED点阵显示器的设计采用的是Xilinx公司的开发软件Foundation Series，它是Xilinx公司最新集成开发的EDA工具，支持所有的Xilinx系列芯片。可让用户在电脑上输入VHDL语言、原理图或方程式，再经编辑、编译、综合装配布局、布线，优化等步骤完成可编程逻辑器件的设计。XilinxFPGA系列器件：XC4000系列FPGA器件XC4000XL/XLA为3.3V器件，I/O兼容5V；XC4000XV为2.5V器件，I/O兼容3.3V和5V。XC4000X系列可满足密度高达50万系统门的需求，器件内带有高速片内RAM。4、 计数器的设计在LED点阵显示器设计中需要三个计数器实现原理图，按照HDL设计流程用VHDL语言编写模10的加计数器，源程序如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY Count