xxx芯片概要设计模板

1、项目名称XXX芯片概要设计文件编号 xxxx版本1.1版本记录:版本日期修改者修订内容1.02010-5-27安丰军创建此文件1.12010-7-13安丰军根据评审结果修改目录目录 -3-1 XXX芯片介绍 -5-2 XXX芯片综述 -6-2.1 XXX芯片应用环境 -62.2 XXX芯片功能简述 -62.3 XXX芯片的内部功能模块划分 -62.4 XXX芯片的内部功能模块结构图 -62.5 XXX芯片处理流程 -72.5.1 处理流程一简介 -7 -2.5.2 处理流程二简介 -7 -3 XXX芯片管脚信号定义 -8 -3.1 XXX芯片管脚定义 -83.2 XXX芯片外部接口 - 83.

2、2.1 外部接口一介绍 -8 -3.2.2 外部接口二介绍 -9-4 模块结构详细说明 -10 -4.1 一级模块一 -104.1.1 功能描述-10-4.1.2 接口说明 -10-4.1.3 实现说明-10-4.1.4 表项/寄存器设置 -10-4.1.5 重要资源使用情况说明 -10-4.2 一级模块二-11 -4.2.1 功能描述-11-4.2.2 接口说明-11-4.2.3 实现说明-11-4.2.4 表项/寄存器设置 -11 -4.2.5 重要资源使用情况说明-11 -5 参考资料-12 -6 附录一：XXXX-13 -1 XXX芯片介绍简要介绍一下芯片研发的具体项目、背景、使用环境

3、、芯片类型等；说明选型依据, 至少对比两款芯片。2 XXX芯片综述2.1 XXX芯片应用环境简要介绍一下芯片的使用环境，要有框图，要说明和外部的接口。例如P I N 5 0P I N 4 0SP5161通路板SP5162时钟板图2-1射频模块原理框图2.2 XXX芯片功能简述简要介绍一下芯片的主要功能 。2.3 XXX芯片的内部功能模块划分简要介绍一下芯片的模块划分，至少细化到一级模块。例如2.4 XXX芯片的内部功能模块结构图芯片一级框图的结构框图 。图2-2 RF_FPGASX35T 芯片内部模块结构图2.5 XXX芯片处理流程简要介绍一下芯片的主要处理流程、工作时序等。2.5.1 处理流

4、程一简介说明处理流程一 。2.5.2 处理流程二简介说明处理流程二。3 XXX芯片管脚信号定义3.1 XXX芯片管脚定义管脚的电气特性、特殊处理（如上拉/下拉、阻抗匹配等）等需要特殊说明的部分在 “3.2XXX芯片外部接口”相应章节予以说明；信号的命名应当表明高有效or低有效，并有相应的文字说明。XXX芯片管脚信号定义如下表所示。表3-1 XXX芯片管脚信号定义信号名称位宽电平说明时钟/复位信号接口clk_11INLVCMOS33输入时钟一，频率 xxMAB15clk_21INLVCMOS33输入时钟二，频率 xxMY21rst_11INLVCMOS33复位信号一AF23外部接口一interf

5、ace1_sig_116IOLVCMOS25地址数据复用信号AE18,AD18,AF17,AE17AE16,AD16,AF15,AE15AD15,AF14,AD14,AF13AD13,AE13,AB7,AE6interface1_sig_21OUTLVCMOS33本地端请求数据中止信号AF22interface1_sig_31INLVCMOS33本地端就绪指示信号AC22外部接口二Interface2_sig_116IOSSTL18_II地址数据复用信号AE18,AD18,AF17,AE17AE16,AD16,AF15,AE15AD15,AF14,AD14,AF13AD13,AE13,AB7,AE6Interface2_sig_21OUTSSTL18_II本地端请求数据中止信号AF22Interface2_sig_31INSSTL18_II本地端就绪指示信号AC22注意信号名称定义要符合FP