EDA课程设计万年历电子钟的设计

1、f JtA迪衣夕课程设计(论文)任务书信息工程学院学 院通信工程专 业2009.2班一、课程设计(论文)题目 电子钟设计二、 课程设计(论文)工作自2012年1月_3_ 日起至 2012 年1月_6日止。三、课程设计(论文)地点：华东交通大学4-410，图书馆四、课程设计(论文)内容要求：1本课程设计的目的(1) 掌握EDA技术及CPLD/FPGA的开发流程；(2) 掌握自顶向下的设计思想；(3) 掌握实用电子钟的设计原理；(4) 掌握系统设计的分析方法;(5) 提高学生的科技论文写作能力。2 课程设计的任务及要求1) 基本要求:(1) 用HDL设计一个多功能数字钟，包含以下主要功能：精确计时

2、，时间可以24小时制或 12 小时制显示；(2) 日历：显示年月日星期；(3) 能把设计文件进行仿真并下载到实验箱实现功能验证。2) 创新要求:在基本要求达到后，可进行创新设计，如增加报时等、秒表功能模块。3) 课程设计论文编写要求(1) 要按照书稿的规格打印誊写论文(2) 论文包括目录、绪论、正文、小结、参考文献、谢辞、附录等(3) 论文装订按学校的统一要求完成4) 答辩与评分标准:(1 )完成系统分析：20分；(2 )完成设计过程：20分；(3) 完成仿真：10分;(4) 完成下载：10分(5) 回答问题：10分。5) 参考文献:(1) 潘松，黄继业编著.EDA技术实用教程，2005，科学

3、出版社(2) 徐志军，徐光辉编著.CPLD/FPGA的开发与应用，电子工业出版社，2001.16）课程设计进度安排内容天数地点构思及收集资料1图书馆设计与调试3实验室撰写论文1图书馆、实验室学生签名：年 月 日课程设计（论文）评审意见（1 ）设计程序（40 分）:优（）、良（）、中（八一般（）、差（）；（2 ）仿真结果（10 分）:优（）、良（）、中（八一般（）、差（）；（3 ）下载结果（10 分）:优（）、良（）、中（八一般（、差（）；（4 ）回答问题（10 分）:优（）、良（）、中（八一般（、差（）；（5 ）报告成绩（30 分）:优（）、良（）、中（）、一般（、差（）；（6）格式规范性及考

4、勤是否降等级：是(）、否（）评阅人:职称:电子钟的设计摘要基于FPGA勺电子钟设计，主要完成的任务是使用Verilog语音，在Quartise2 上完成电路的设计，程序的开发，基本功能是能够显示、修改年月日时分秒。电 路的设计模块分为几个模块：分频、控制、时间显示调整、时分、年月日、译码 器。各个模块完成不同的任务，合在一起就构成了电子钟。至于程序编写，使用 Verilog语言，根据各个模块的不同功能和它们之间的控制关系进行编写。软件 模块直接在Quartis2上进行。进入信息时代，时间观念越来越强，但是老是的 钟表以及日历等时间显示工具已经不太合适。如钟表易坏，需经常维修，日历每天都需要翻页

5、等。对此，数字钟表的设计就用了用武之地。基于FPGA的电子钟设计，采用软件开发模块，开发成本底，而且功能设计上有很大的灵活度，需要在软件上进行简单的修该就能实现不同的功能要求，能够满足不同的环境要求。同时，该设计在精度上远远超过钟表，并且不需要维修， 也不用没天的翻页，极其的方便。且能够添加各种不同的功能要求。例如：在其 上加闹钟，同时显示阴阳历等。综上所述本设计具有设计方便、功能多样、电 路简洁成本低廉等优点，符合社会发展的趋势，前景广阔。关键字：电子钟；FPGA仿真；verilog;Quartusll目录摘要3第一章绪论51.1电子钟的发展51.2 FPGA 简介5第一章电子钟设计原理 6

6、2.1组成模块62.2电子钟的工作原理图 6第三章电子钟系统部分程序设计与仿真 . 83.1时分秒模块代码与仿真83.2年月日模块代码与仿真113.3具体的电路图13谢辞.15参考文献15附录16第一章绪论1.1电子钟的发展钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原 先的报时功能，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广 播、定时启闭路灯等。所有这些，都是以钟表数字化为基础的。因此，研究电子 万年历及扩大其应用，有非常现实的意义。数字钟是一种用数字电路技术实现时、 分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿

7、命，因此得到了广泛的使用。电子万年历从原理上讲是一 种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计与制做电子万年历就是为了了解数字钟的原理，从而学 会制作数字钟。而且通过万年历的制作进一步了解各种在制作中用到的中小规模 集成电路的作用及使用方法，且由于电子万年历包括组合逻辑电路和时序电路， 通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。1.2 FPGA 简介FPGA是现场可编程门阵列（Field programmable gates array）的英文简称。 是有可编程逻辑模块组成的数字集成电路（IC）。这些逻辑模块之间用可配置的互 联资源。设计

8、者可以对这些器件进行编程来完成各种各样的任务PLD/FPGA是近几年集成电路中发展最快的产品。由于PLD性能的高速发展以及设计人员自身能力的提高，可编程逻辑器件供应商将进一步扩大可编程芯 片的领地，将复杂的专用芯片挤向高端和超复杂应用。据IC In sights的数据显示，PLD市场从1999年的29亿美元增长到去年的56亿美元，几乎翻了一番。 Matas预计这种高速增长局面以后很难出现，但可编程逻辑器件依然是集成电路中最具活力和前途的产业。复杂可编程逻辑器件。可编程逻辑器件的两种主要类型是现场可编程门阵列（FPGA和复杂可编程逻辑（CPLD。在这两类可编程逻辑器件中，FPGA提 供了最高的逻

9、辑密度、最丰富的特性和最高的性能。现在最新的FPGA器件，如Xilinx Virtex"系列中的部分器件，可提供八百万"系统门"（相对逻辑密度）。这 些先进的器件还提供诸如内建的硬连线处理器（如IBM Power PC）、大容量存储器、时钟管理系统等特性，并支持多种最新的超快速器件至器件 （device-to-device ）信号技术。FPGA被应用于范围广泛的应用中，从数据处 理和存储，以及到仪器仪表、电信和数字信号处理等。第二章电子钟设计原理2.1 组成模块此电子钟系统主要由一下几个模块组成：1. 控制模块：该模块实现对各个功能模块的整体控制， 对时间显示与调

10、整、 日期显示与调整，由使用者决定是显示日期还是时间，当使用者不参与控制时，时间和日期每隔一段时间会自动轮流显示。2. 时间及其调整模块：顾名思义就是对时间进行调整。3. 时间显示动态位选模块4. 显示控制模块：显示控制模块的功能是控制显示日期还是时间，在设计 的过程中由于没有足够的数码管， 把日期和时间分成了两个模块，至于显示那一 个这由该模块完成任务。5. 日期显示与设置模块6. 译码器模块：在数码管上显示当前时间和日期。7. 分频模块：是为了得到一个周期为秒的脉冲，该脉冲主要用于秒的走到。2.2 电子钟的工作原理图图1 流程图在电脑上通过软件Max+plus2对万年历电路图的引脚进行绑疋

11、，编译，然 后与EDA试验箱连接，把文件配置通过JTAG口载入FPG/中，选择实验电路模式 进行硬件测试。通过学习，理论上学习了 EDA式验箱的原理，对试验箱内部的组 件，以及组件之间的链接有了更深的了解从开始分析电子钟原理，在定义底层文件名称，编写底层文件程序，生 成模块一一分频模块，秒模块，分模块，时模块，年月日模块，控制模块， 显示模块，然后链接各个模块组成顶层，到最终完成测试，虽然辛苦但是当 画出功能图时，还是很高兴的，以下为各模块组成的功能图HE 9a-.- 4rr 3跻巧工3 ' 4dl-fe(VI Srtl-fe图2功能设计图第三章电子钟系统部分程序设计与仿真3.1时分秒

12、模块代码与仿真时间及其设置模块主要完成时间的自动正常运行与显示，以及在相应的功能 号下，实现时间的调整与设置。计数器秒脉冲信号经过6级计数器，分别得到“秒”个位、十位、“分”个位、十 位以及“时”个位、十位的计时。“秒”“分”计数器为六十进制，小时为二十 四进制。六十进制计数由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器 应完成一分钟之内秒数目的累加，并达到 60秒时产生一个进位信号，所以，选 用两片CC40192和一片cc4011组成六十进制计数器，来实现六十进制计数。其 中，“秒”十位是六进制，“秒”个位是十进制。二十四进制计数利用异步清零端实现起从2300的翻转，其中

13、“ 24”为过渡状态不显示。 其中，“时”十位是3进制，“时”个位是十进制。以下为其具体的代码。/秒module seco nd(clrn,clk,jf,qm,e nmi n);in put clr n, clk,jf;output7:0 qm;output enmin;reg7:0 qm;reg3:0 qml;reg7:4 qmh;reg carry1;always(posedge clk or n egedge clrn)beg inif(clrn) beg in qmh,qml=0;e ndelse if(qmh=5 )&&qm l=9)begi nqmh,qml=0;c

14、arry1=1;e ndelse if (qmh=5)&&(qml<9)begi n qmh=qmh;qml=qml+1;carry1=0;e ndelse if(qmh<5 )&&(qml=9)begi n qmh=qmh+1;qml=0;carry1=0;e ndelse if(qmh<5)&&(qml<9)begi n qmh=qmh;qml=qml+1;carry1=0;e nd qm=qmh,qml;endassig n enmin=carry1|jf;En dmodule图3秒仿真图/分module mi nu

15、te(clrn,clk,jh,qf,e nhour);in put clrn, clk,jh;output7:0 qf;output en hour;reg7:0 qf;reg3:0 qfl;reg7:4 qfh;reg carry1;always (posedge clk or n egedge clr n)beg inif(clrn) begi nqfh,qfl=8'h00;carry 1=0;e ndelse if(qfh=5)&&(qfl=9)begin qfh,qfl=8'h00;carry 1= 1;endelse if(qfh<5)&

16、&( qfl<9)begin qfh=qfh;qfl=qfl+1;carry1=0;e ndelse if(qfh<5)&&(qfl=9)begin qfh=qfh+1;qfl=0;carry 1=0;endelse beg in qfh=qfh;qfl=qfl+1;carry1=0;e ndqf=qfh,qfl;end assig n en hour=carry1|jh;en dmodule10clkA11clrnA样2enhourA 1jhA iB qfH 1颈臥54 5S X 5&了 5厂厂 58S9 X 00 X 01 X 02 X 03 X

17、 04 )C 05 )图4分仿真图/时module hour(clr n, clk,qs,cout);in put clrn, clk;output 7:0 qs;output cout;reg7:0 qs;reg3:0 qsl;reg7:4 qsh; reg carry1;always(posedge clk or n egedge clrn) /miaobegi nif (clr n) begi n qsh,qsl=8'h00;carry1=0; endelse if(qsh=1)&&(qsl=7)beg in qsh,qsl=8'h00;carry1=1;

18、e ndelse if(qsh=2 )&&( qsl<3)beg in qsh=qsh;qsl=qsl+1;carry1=0;e ndelse if(qsl=9)begi n qsh=qsh+1;qsl=0;carry1=0;e ndelse beg in qsh=qsh;qsl=qsl+1;carry1=0;e ndqs=qsh,qsl;endassig n cout=carry1;en dmodulen X isn 19 X 20 m X 22 X 23 X 0 X 1 X 2 X 3 5( 4 X 5 X a X T图5时仿真图3.2年月日模块代码与仿真该模块实现的

19、是日期的自动工作功能，年月日module n yr2009(clr n,clk,j n,jy,jr,q n,qy,qr);in put clr n, clk,j njyjr;output 15:0 qn;output7:0 qy,qr;reg 15:0 qn;reg7:0 qy,qr;reg clk n,clky;reg7:0 date;reg clk n1,clk n2,clk n3;in itial begin clk n1=1;clk n2=1;clk n3=1;e ndin itial begi n qn='h2000;qy=1;qr=1;e ndalways(posedge

20、(clkAjr) or negedge clrn)/ 日计数beg inif(clr n) qr=1;else beg in if(qr=date)beg inqr=1;clky=1;e ndelse if(qr7:4=date7:4&&qr3:0=date3:0)Beg in qr7:4v=qr7:4;qr3:0v=qr3:0;clkyv=1;e ndelse if(qr3:0=9)begin qr7:4<=qr7:4+1;qr3:0=0;e ndelse if(qr7:4<date7:4&&qr3:0<date3:0)Begin qr7:4

21、<=qr7:4;qr3:0<=qr3:0+1;clky<=0;e nd else begin qr7:4=qr7:4;qr3:0=qr3:0+1;clky<=0;e nd endendalways (posedge (clkyAjy) or negedge clrn )/ 月计数beg inif(clr n) qy=1;else begi n if(qy='h12)qy=1;else qy=qy+1;if(qy3:0='ha)Begin qy3:0=0;qy7:4=qr7:4+1;e nd if(qy='h12)clk n=1;else clk

22、n=0;Endendalways/每月的天数Begin case(qy)'h01:date='h31;'h02: if(qn%4=0)&(qn%100!=0)|(qn%400=0) date='h29;else date='h28;'h03:date='h31;'h04:date='h30;'h05:date='h31;'h06:date='h31;'h07:date='h31;'h08:date='h31;'h09:date='h30

23、;'h10:date='h31;'h11:date='h30; 'h12:date='h31;default:date='h30;endcaseendalways(posedge (clk门划)or negedge clrn )/ 年计数 beg inif(clrn) qn 3:0=0;else begin if(q n3:0=9) qn 3:0=0;else qn 3:0=qn 3:0+1;if( qn 3:0=9) clk n仁0;else clk n1=1;e ndendalways(posedge (clk n1) or n eg

24、edge clrn)Beg inif(clrn) qn 7:4=0;else beg inif(qn7:4=9) qn7:4=0;else qn7:4=qn7:4+1;if(qn7:4=9)clkn2=0;else clkn2=1;endendalways(posedge (clk n2) or n egedge clrn) beg inif(clrn) qn11:8=0;else beginif(qn11:8=9) qn 11:8=0;else qn11:8=qn 11:8+1;if(qn11:8=9) clkn3=0;else clkn3=1;endendalways(posedge (c

25、lk n3) or n egedge clrn)Begin if(clrn) qn 15:12=2;else begin if(qn15:12=9) qn15:12=0;else qn 15:12=q n 15:12+1;e ndenden dmodule1*0clkAIW1elm.h:j 口A13扛A.JThB a起QJ vK C21 X 22 X 2325 X 2S X 2T X 26 X 01 X02X asToO OS X (B X onr X obITqb Xio XH铮Ml国qyJ£ CIJ J图5年月日仿真图3.3具体的电路图将时间和日期两个模块连接起来之后， 便可得到

26、大体的框架图了。时间和日 期两个模块生成封装。用画图的形式将其连接，就组成了顶层模块。其电子钟的 模块也就弄好了，其他控制的模块只要在这上面加就可以了。 时间和日期的顶层 模块如下图。图6时间和日期连接图Value at1.7. SB ns41. 069 謂1-0elk elrnEl f田m13 “+| r13 =0 7A 1A 1H 29H 18f 2000H 01H 00H 01irLrLrLrLrLrLrLrLrLrLTLnrLrLrLrLrLrLrLrLrLrLJTJirLrLrLrLrLrLrLrLrLrLrL_ 47X帕2DD0IT务4212衿531厂1-aneV-alu«

27、; ITalkAelrfiAE) fh rR1 mH t田nM 2C田rH CEl sH CE) $H匚170. ns 490 D ns510. ns53D. 0 ike55D.Dili0 XlE5TID-D xts590. ns61D. 0 dieB30. vieiiE50.0 * IL_rT_rT_r-L_rT_TT_-LrLrLrLT-LTTTT.-LTTTTTT-nDODi廿 X 磋 X 49 x 曲 x 创 X 52 X S3 x 54 x 55 y 5s X 55S X 5S X 00 X 01 XX E y 0q X o0100QI图7时间和日期仿真图第四章小结通过这次课设实训，在硬件方面，使我们对EDA式验箱有了很多的了解，弥 补了我们的知识的缺陷，同时对EDA式验箱内部的工作原理，以及EDA式验箱各 个实验模式的功能很作用有了一定的了解， 学习了硬件引脚绑定过程，以及绑定 的一些基本常识，并动手完成了绑定，这样不仅拓宽我们的知识面，增强动手能 力和实践能力，同时还培养我们的分析和解决实际问题的能力。在软件方面，我们通过分组在软件Max+plus2上独立完