EDA 原理图输入设计法

1、XC95108BGABGA封装封装第三章第三章 原理图输入设计法原理图输入设计法 原理图输入设计法的主要内容是原件的引入原理图输入设计法的主要内容是原件的引入和线的连接；和线的连接； 适用于对系统很了解且对系统速率要求较高适用于对系统很了解且对系统速率要求较高时，或设计大系统中对时间特性要求较高时时，或设计大系统中对时间特性要求较高时 原理图输入法设计效率较低，但易仿真，便原理图输入法设计效率较低，但易仿真，便于对信号的观察及电路的调整。于对信号的观察及电路的调整。 在复杂系统设计时，通常用在复杂系统设计时，通常用VHDLVHDL语言设计语言设计底层电路，用原理图设计法进行顶层设计。底层电路，

2、用原理图设计法进行顶层设计。Quartus IIQuartus II常用文件介绍常用文件介绍文件文件扩展名扩展名用用 途途MAX+PLUS MAX+PLUS II II中的名称中的名称.vhd.vhdVHDLVHDL代码源文件代码源文件.vhd.vhd.bdf.bdf图形输入源文件图形输入源文件.gdf.gdf.pof.pofCPLD,EEPROM CPLD,EEPROM 器件器件编程文件编程文件.pof.pof.sof.sofFPGAFPGA器件的器件的SRAM SRAM 文件配置文件配置.sof.sof内附逻辑函数内附逻辑函数Quartus II Quartus II 软件中自带了常用的逻

3、辑函数软件中自带了常用的逻辑函数库库 .alteraquartus51librariesprimitives.alteraquartus51librariesprimitives该目录下的各图元（该目录下的各图元（PrimitivesPrimitives）和符号）和符号（SymbolSymbol）也称为元件，是一些简单的、）也称为元件，是一些简单的、功能固定的逻辑元件，不可调整参数；功能固定的逻辑元件，不可调整参数； .bsf.bsf文件文件block symbol fileblock symbol file3.1 3.1 原理图设计方法原理图设计方法.alteraquartus51libra

4、riesmegafunctions.alteraquartus51librariesmegafunctions 是是LPMLPM（Library of Parameterized Library of Parameterized ModulesModules）宏模块）宏模块 ，是功能复杂、参数，是功能复杂、参数可设置的模块；可设置的模块；.alteraquartus51librariesothers.alteraquartus51librariesothers 主要是主要是Maxplus II Maxplus II 中的元件模块；中的元件模块；3.1 3.1 原理图设计方法原理图设计方法2.2

5、.编辑规则编辑规则引脚名称引脚名称 ：不区分大小写，不超过：不区分大小写，不超过3232个字符个字符节点名称：即给单条连线命名节点名称：即给单条连线命名总线名称：一条总线至少代表总线名称：一条总线至少代表2 2个节点的组合，最个节点的组合，最多为多为256256个节点。命名时，必须在名称后加上个节点。命名时，必须在名称后加上m.nm.n表示其含有的节点变化表示其含有的节点变化文件名称：扩展名文件名称：扩展名.bdf.bdf，文件名最长，文件名最长3232个字符个字符项目名称：项目包含所有的从设计文件编译后产项目名称：项目包含所有的从设计文件编译后产生的文件。生的文件。项目名必须与顶层设计文件名

6、相同项目名必须与顶层设计文件名相同3.1 3.1 原理图设计方法原理图设计方法 3.3.编辑工具编辑工具 4.4.编辑流程编辑流程 1 1）建立设计文件）建立设计文件夹夹 2 2）建立工程）建立工程 3 3）建立原理图设）建立原理图设计文件计文件( (名字与工名字与工程名相同程名相同) ) 4 4）保存文件）保存文件3.1 3.1 原理图设计方法原理图设计方法5 5）输入元件）输入元件6 6）元件的编辑）元件的编辑7 7）连线）连线8 8）命名）命名9 9）总线）总线1010）创建元件）创建元件新工程向导新工程向导建建立立工工程程建建立立工工程程这两个名字必须相同这两个名字必须相同建建立立工工

7、程程建建立立工工程程选择器件系列选择器件系列建建立立工工程程选择器件型号选择器件型号建建立立工工程程器件型号器件型号顶层设计实体名顶层设计实体名建建立立原原理理图图文文件件建建立立原原理理图图文文件件建建立立原原理理图图文文件件未保存的原理图未保存的原理图文件名文件名保保存存原原理理图图文文件件默认与工程名相同默认与工程名相同输输入入元元件件批量放置相同元件批量放置相同元件点击右键点击右键 中止批量放置中止批量放置元元件件的的编编辑辑编辑元件名编辑元件名元件名元件名元件类型元件类型连连线线按下左键按下左键松开左键松开左键拖拖动动鼠鼠标标命命名名鼠标置于连线上鼠标置于连线上点击右键点击右键总总线

8、线总线通过总线通过标号进行标号进行连接连接创创建建元元件件根据原理图根据原理图生成的元件生成的元件5.5.设计项目的处理设计项目的处理 项目编译项目编译 编译过程有编译过程有2 2种，作用分别种，作用分别为：为： 语法编译：只是综合并输出网表语法编译：只是综合并输出网表- -编译设计文件，综合产生门级代码编译设计文件，综合产生门级代码- -编译器只运行到综合这步就停止编译器只运行到综合这步就停止- -编译器只产生估算的延时数值编译器只产生估算的延时数值3.1 3.1 原理图设计方法原理图设计方法 完全的编译：包括编译，网表输出，完全的编译：包括编译，网表输出，综合，配置器件综合，配置器件- -

9、编译器除了完成以上的步骤，还要将编译器除了完成以上的步骤，还要将设计配置到设计配置到ALTERAALTERA的器件中去的器件中去- -编译器根据器件特性产生真正的延时编译器根据器件特性产生真正的延时时间和给器件的配置文件时间和给器件的配置文件3.1 3.1 原理图设计方法原理图设计方法编编译译信息栏信息栏 红色：错误红色：错误蓝色：警告蓝色：警告引脚适配引脚适配 在指配编辑器中进行指定在指配编辑器中进行指定Assignments/Assignments EditorAssignments/Assignments Editor编辑指配文件编辑指配文件(.qsfQuartus II (.qsfQu

10、artus II Settings File)Settings File)3.1 3.1 原理图设计方法原理图设计方法设计文件中设计文件中定义的定义的I/O端口名端口名FPGA芯片的芯片的管脚序号管脚序号引引脚脚适适配配分配完管脚必须分配完管脚必须重新编译！重新编译！项目仿真项目仿真 功能仿真功能仿真 前仿真，对设计的逻辑功能进行仿真；前仿真，对设计的逻辑功能进行仿真； 时序仿真时序仿真 后仿真，对信号的时间延时进行仿真；后仿真，对信号的时间延时进行仿真； 仿真前还要做的工作仿真前还要做的工作输入信号的建立输入信号的建立3.1 3.1 原理图设计方法原理图设计方法仿真波形文件的建立仿真波形文件

11、的建立 Vector Waveform File (.vwf)Vector Waveform File (.vwf)- -创建矢量波形文件；创建矢量波形文件；- -设定时间轴参数；设定时间轴参数；- -选择需仿真的节点；选择需仿真的节点；- -编辑输入节点的仿真波形；编辑输入节点的仿真波形；3.1 3.1 原理图设计方法原理图设计方法建建立立仿仿真真波波形形文文件件双击双击载入端载入端口列表口列表波形编辑器工具栏波形编辑器工具栏 时时序序仿仿真真必须生成功必须生成功能仿真网表能仿真网表器件编程器件编程 Tools/Programmer/Hardware Tools/Programmer/Har

12、dware Setup/Add HardwareSetup/Add Hardware选择选择ByteBlaster MV /ByteBlasterIIByteBlaster MV /ByteBlasterII； FPGAFPGA选择选择.sof.sof文件进行编程下载；文件进行编程下载； .sofSRAM Object File.sofSRAM Object File .pofProgrammer Object File .pofProgrammer Object File3.1 3.1 原理图设计方法原理图设计方法编编程程下下载载 三个输入端，八个输出端。三个输入端，八个输出端。 当输入信号

13、按二进制方式的表示值为十进当输入信号按二进制方式的表示值为十进制数制数NN时，标号为时，标号为NN的输出端输出高电平，的输出端输出高电平，表示有信号产生，而其它输出端则为低电表示有信号产生，而其它输出端则为低电平，表示无信号产生。平，表示无信号产生。 三个输入端能产生的组合状态有八种，所三个输入端能产生的组合状态有八种，所以输出端在每种组合中仅有一位为高电平以输出端在每种组合中仅有一位为高电平的情况下，能表示所有的输入组合。的情况下，能表示所有的输入组合。3.2 3-83.2 3-8译码器的设计译码器的设计3-83-8译码器的真值表译码器的真值表输入输入输出输出ABCD7D6D5D4D3D2D1D0000000000011000000001001000000100110000010000010001000010100100000011010000001111