多功能数字钟(数电)

1、安徽大学电子电路课程设计 题 目 多功能数字钟 课 程 名 称 院 系 电力工程学院 专 业 电气工程及自动化 班 级 学 生 姓 名 学 号 设 计 地 点 指 导 教 师2012年6月2日- 1 - 多功能数字钟目录1.设计要求 32.设计方案 33.硬件介绍 43.1 555定时器 43.2 数码显示管译码输出 53.3 74L90的功能 54.电路设计 74.1 时钟设计信号 74.2 60进制计数器设计 84.3 24进制计数器设计 94.4 译码电路设 94.5 效时电路设计 105.系统仿真及简介 106.心得体会 127.参考文献 12- 2 - 多功能数字钟1.设计要求用中小

2、规模集成芯片设计多功能数字钟，具有以下功能:（1）.准确计时，以数字形式显示时(0023)、分(0059)、秒(0059)的时间。（2）.具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。路的构成用，器数码管、分立元件、中规模集成芯片进行课程设计。2.设计方案数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时

3、钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。校时电路对“时、分、秒”显示进行校对调整。图1.2数字电子钟系统框图- 3 - 多功能数字钟3.硬件简介3.1 555定时器555定时器是一种应用极为广泛的中规模集成电路。该电路使用灵活、方便，只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器。因而广泛用于信号的产生、变换、控制与检测。目前生产的定时器有双极型和CMOS两种类型，其型号分别有NE555（或

4、5G555）和C7555等多种。它们的结构及工作原理基本相同。通常，双极型定时器具有较大的驱动能力，而CMOS定时电路具有低功耗输入阻抗高等优点。555定时器工作的电源电压很宽，并可承受较大的负载电流。双极型定时器电源电电压范围为516V，最大负载电流可达200mA；CMOS定时器电源电压范围为516V，最大负载电流在4mA以下。555定时器引脚图如图1.3.1。1.3.1 555定时器引脚图555定时器功能如表1.3.2所示。表1.3.2 555定时器功能表- 4 - 多功能数字钟3.2 数码显示管译码输出数码显示管译码输出显示采用74LS47 BCD-七段显示译码器将分频器发送过来的BCD

5、编码的时间信息转换成数码管可显示的字符。真值表如下:3.3 74L90的功能74LS90计数器是一种中规模二一五进制计数器，其引脚如图3.5所示，功能表如1.3.4表所示。- 5 - 多功能数字钟表1.3.4A 将输出QA与输入B相接，构成8421BCD码计数器； B 将输出QD与输入A相接，构成5421BCD码计数器； C 表中H为高电平、L为低电平、×为不定状态。74LS90逻辑电路图如图3.6-1所示，它由四个主从JK触发器和一些附加门电路组成，整个电路可分两部分，其中FA触发器构成一位二进制计数器；FD、FC、FB构成异步五进制计数器，在74LS90计数器电路中，设有专用置“

6、0”端R1、R2和置位（置“9”）端S1、S2。74LS90具有如下的五种基本工作方式：（1）五分频：即由FD、FC、和FB组成的异步五进制计数器工作方式。 （2）十分频（8421码）：将QA与CK2联接，可构成8421码十分频电路。 （3）六分频：在十分频（8421码）的基础上，将QB端接R1，QC端接R2。其计数顺序为000101，当第六个脉冲作用后，出现状态QCQBQA=110，利用QBQC=11反馈到R1和R2的方式使电路置“0”。（4） 九分频：QAR1、QDR2，构成原理同六分频。（5）十分频（5421码）：将五进制计数器的输出端QD接二进制计数器的脉冲输入端CK1，即可构成542

7、1码十分频工作方式。此外，据功能表可知，构成上述五种工作方式时，S1、S2端最少应有一端接地；构成五分频和十分频时，R1、R2端亦必须有一端接地。- 6 - 多功能数字钟4.电路设计4.1 时钟设计信号555定时器是一种应用极为广泛的中规模集成电路。该电路使用灵活、方便，只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器。因而广泛应用于信号的产生、变换、控制与检测。本次设计中的标准时钟脉冲信号源正是由集成电路定时器555与RC组成的多谐振荡器构成。其电路图如图1.4.1所示。图1.41 标准时钟脉冲信号源- 7 - 多功能数字钟接通电源后，电容C2被充电，Vc上升，当Vc上升到2Vcc/

8、3时，触发器被复位，同时放电BJT T导通，此时Vo为低电平，电容C2通过Rp和T放电，使Vc下降。当Vc下降到Vcc/3时，触发器又被置位，Vo翻转为高电平。电容器C2放电所需的时间为tPL=Rp C2 ln20.7 Rp C2当C2放电结束时，T截止，Vcc将通过R1、Rp向电容器C2充电，Vc由Vcc/3上升到2Vcc/3所需的时间为tPH=(R1+ Rp)C2 ln20.7 (R1+ Rp) C2当Vc上升到2Vcc/3时，触发器又发生翻转，如此周而复始，在输出端就得到了一个周期性的方波，其频率为f=1 / (tPL+tPH) 1.43 / (R1+2 Rp) C2通过计算可以得出各元

9、件的参数，由于555内部的比较器灵敏度较高，而且采用差分电路形式，它的振荡频率受电源电压和温度变化的影响很4.2 60进制计数器设计用2块74LS90实现60进制计数第一块正常计数计数满十， Q3引脚输出一个计数脉冲并置输出引脚为0，当第二快计数满六时Q3引脚输出一个计数脉冲并置输出脚为0。接线图如图1.4.2所示：图1.4.2 60进制计数器接线图- 8 - 多功能数字钟4.3 24进制计数器设计采用两块74LS90进制异步计数器来实现二十四进制计数器第一块用做个位数，第一块用做是为计数第二块设为三进制计数器，第一块当第二块为0,1时采用十进制计数，当第二块为2时采用4进制计数，从而实现24

10、进制的计数。接线图如图1.4.3所示：图1.4.3 24进制计数器接线图4.4译码电路设计74LS47 BCD-七段显示译码器具有16引脚。a,b,c,d,e,f,g接数码显示管a,b,c,d,e,f,g。LT,RBI,BI/RBO引脚接5v电源，这里5v电源代表逻辑1。A、B、C、D引脚叫BCD码的输入端。接线图如图1.4.4所示：图1.4.4 译码显示接线图- 9 - 多功能数字钟4.5 效时电路设计采用开关脉冲，利用上拉电阻以及多线与非门达到校时的目的。其中分钟增减的变化并不会影响小时的变化。其原理结构如图1.4.5所示：图1.4.5 校时电路原理接线图5.系统仿真调试通过对系统的长时间

11、的调试和观察，系统各项功能已经达到了设计要求。 时钟在运行过程中可调节时钟脉冲信号源的R5来校准时钟，而其R5大小可由计算公式： f=1 / (tPL+tPH) 1.43 / (R3+2 R5) C1 即R5=67k即可准确调整出R5的值，即可校出准确的时钟时间。通过调整开关SW1和SW2可以较为准确的调整时钟，通过仿真可以更加直观的观测到。系统仿真如图1.5所示：- 10 - 多功能数字钟图1.5系统仿真图- 11 - 多功能数字钟6.心得体会本次课程设计，我学到了很多东西，总的来说有如下收获：（1）通过对电路的设计，对书本上相关的原理和功能有了进一步的了解，学到了更多的电路知识，。（2）通过原理图的绘制，学会了mutisim软件的使用，并且能用它完成一些简单的电路设计，并且对元器件的封装有了一定的了解和认识。（3）通过本次课程设计，我更加深刻的认识到团队合作的重要性，小组成员分工合作，是设计成功的关键，只有大家团结一致，才能更快更好的完成任务，但是从本课程设计中，我也看到了自身还存在许多不足，在实践动手