微型计算机原理与接口技术第3章ppt课件

1、第第 3 3 章章 存储器及其组成设计存储器及其组成设计在现代计算机中在现代计算机中,存储器处于全机中心位置存储器处于全机中心位置3.1 概述概述存储器存储器运算器运算器控制器控制器输入输入输出输出复习：存储器各个概念之间的关系复习：存储器各个概念之间的关系单元地址单元地址00000001.XXXX存储单元存储单元存储元存储元存储体存储体1. 1. 存储容量存储容量Memory Capacity Memory Capacity 存储器由假设干存储器由假设干“存储单元组成，每一单元存放一个存储单元组成，每一单元存放一个“字节字节的信息的信息1 1字节字节Byte)Byte)即为即为8 8位二进制

2、数位二进制数 2 2字节即为字节即为1 1个个“字字(word)(word)4 4字节即为字节即为1 1个个“双字双字(Dword)(Dword)H1K1K容量为容量为10241024个单元个单元H 1M=1024K=1024 1M=1024K=1024* *10241024单元单元H 1G=1024M 1G=1024MH 1T=1024G 1T=1024G 10000101一一.计算机系统存储器的主要性能目的计算机系统存储器的主要性能目的 2. 存取时间存取时间Memory Access Time 3存储周期存储周期 (Memory Cycle Time) 4可靠性可靠性 Reliabili

3、ty5功耗与集成度功耗与集成度Power Loss and Integration Level 6性能价钱比性能价钱比(Cost Performance) 7存取宽度存取宽度 (Access Width) 二二. .存储器分类存储器分类: :1. 按存储介质分按存储介质分 半导体存储器：用半导体器件组成的存储器。半导体存储器：用半导体器件组成的存储器。磁外表存储器：用磁性资料做成的存储器。磁外表存储器：用磁性资料做成的存储器。2. 按存储方式分按存储方式分 随机存储器：任何存储单元的内容都能被随机存取，且存取随机存储器：任何存储单元的内容都能被随机存取，且存取 时间和存储单元的物理位置无关。时

4、间和存储单元的物理位置无关。 顺序存储器：只能按某种顺序来存取，存取时间和存储单元顺序存储器：只能按某种顺序来存取，存取时间和存储单元 的物理位置有关。的物理位置有关。3. 按存储器的读写功能分按存储器的读写功能分 只读存储器只读存储器(ROM)：存储的内容是固定不变的，只能读出而：存储的内容是固定不变的，只能读出而 不能写入的半导体存储器。不能写入的半导体存储器。随机读写存储器随机读写存储器(RAM)：既能读出又能写入的半导体存储器。：既能读出又能写入的半导体存储器。 4. 按信息的可保管性分按信息的可保管性分 非永久记忆的存储器：断电后信息即消逝的存储器。非永久记忆的存储器：断电后信息即消

5、逝的存储器。永久记忆性存储器：断电后仍能保管信息的存储器。永久记忆性存储器：断电后仍能保管信息的存储器。5. 按在计算机系统中的作用分按在计算机系统中的作用分 根据存储器在计算机系统中所起的作用，可分为根据存储器在计算机系统中所起的作用，可分为: 主存储器、辅助存储器、高速缓冲存储器、主存储器、辅助存储器、高速缓冲存储器、 控制存储器等。控制存储器等。 半半导导体体存存储储器器 只读只读 存储器存储器 ROM 随机读写随机读写存储器存储器RAM 掩膜掩膜ROM 可编程可编程ROM PROM 可擦除可擦除ROM EPPROM 电擦除电擦除ROM E2PROM 静态静态RAM SRAM 动态动态R

6、AM DRAM 半导体存储器半导体存储器H 内存条内存条: :由于动态由于动态RAMRAM集成度高，价钱较廉价，在微机系统集成度高，价钱较廉价，在微机系统中运用的动态中运用的动态RAMRAM组装在一个条状的印刷板上。系统配有组装在一个条状的印刷板上。系统配有动态动态RAMRAM刷新控制电路，不断对所存信息进展刷新控制电路，不断对所存信息进展“再生。再生。 1. RAM 1. RAM：随机存储器：随机存储器, ,是是“内存的重要组成部分，内存的重要组成部分，CPUCPU执行执行指令可对其进展指令可对其进展“读、读、“写写 操作。操作。静态静态RAMRAM：集成度低，信息稳定，读写速度快。：集成度

7、低，信息稳定，读写速度快。动态动态RAMRAM：集成度高，容量大，缺陷是信息存储不稳定，只：集成度高，容量大，缺陷是信息存储不稳定，只能坚持几个毫秒，为此要不断进展能坚持几个毫秒，为此要不断进展“信息再生，即进信息再生，即进展展 “刷新操作。刷新操作。 2.ROM:只读存储器，只读存储器， 所存信息只能读出所存信息只能读出,不能写入。不能写入。 缺点缺点不能重写不能重写只能一次只能一次性改写性改写只读存储器只读存储器 掩方式掩方式 (ROM)一次编程一次编程(PROM) 多次编程多次编程(EPROM)(EEPRPM)定义定义数据在芯片制造过程数据在芯片制造过程中就确定中就确定 用户可自行改动产

8、品用户可自行改动产品中某些存储元中某些存储元 可以用紫外光照可以用紫外光照 射射或电擦除原来的数据，或电擦除原来的数据，然后再重新写入新的数然后再重新写入新的数据据优点优点 可靠性和集成度可靠性和集成度高，价钱廉价高，价钱廉价 可以根据用户需求可以根据用户需求编程编程 可以多次改写可以多次改写ROM中的内容中的内容闪速存储器闪速存储器Flash memory4.高速缓冲存储器高速缓冲存储器Cache: Cache位于位于CPU与主存储器之间，由高速静态与主存储器之间，由高速静态RAM组组成。容量较小，为提高整机的运转速度而设置成。容量较小，为提高整机的运转速度而设置, 运用程序运用程序不能访问

9、不能访问Cache，CPU内部也有内部也有Cache。3.ROM / EPROM3.ROM / EPROM在微机系统中的运用在微机系统中的运用: : 存放存放“根本输入根本输入/ /输出系统程序输出系统程序( (简称简称BIOS)BIOS)。 BIOS BIOS是计算机最底层的系统管理程序是计算机最底层的系统管理程序, ,操作系统和用户程操作系统和用户程序均可调用。序均可调用。5.5.闪速存储器闪速存储器什么是闪速存储器？什么是闪速存储器？Flash Memory 闪速存储器是一种高密度、非易失性的读闪速存储器是一种高密度、非易失性的读/写半导体存储写半导体存储器，它突破了传统的存储器体系，改

10、善了现有存储器的特性。器，它突破了传统的存储器体系，改善了现有存储器的特性。特点：特点：固有的非易失性固有的非易失性(2) 廉价的高密度廉价的高密度(3) 可直接执行可直接执行(4) 固态性能固态性能 闪速存储器的任务原理闪速存储器的任务原理电擦除和重新编程才干电擦除和重新编程才干 闪速存储器是在闪速存储器是在EPROM功能根底上添加了电路的电擦功能根底上添加了电路的电擦除和重新编程才干。除和重新编程才干。28F256A引入一个指令存放器来实引入一个指令存放器来实现这种功能。其作用是：现这种功能。其作用是：(1)保证保证TTL电平的控制信号输入；电平的控制信号输入；(2)在擦除和编程过程中稳定

11、供电；在擦除和编程过程中稳定供电；(3)最大限制的与最大限制的与EPROM兼容。兼容。 采用并行操作方式采用并行操作方式 - -双端口存储器双端口存储器芯片技术芯片技术 研讨开发高性能芯片技术，如：研讨开发高性能芯片技术，如： DRAMFPMDEDO EDRAMCDRAMSDRAMRambusDRAM。6.6.高速存储器高速存储器 采用并行主存储器采用并行主存储器, ,提高读出并行性提高读出并行性 - -多模块交叉存储器多模块交叉存储器 主存储器采用更高速的技术来缩短存储器的读出时间主存储器采用更高速的技术来缩短存储器的读出时间-相联存储器相联存储器(2) 构造技术构造技术 由于由于CPU和主

12、存储器在速度上不匹配，限制了高速计算。和主存储器在速度上不匹配，限制了高速计算。 为了使为了使CPU不至由于等待存储器读写操作的完成而无事可做，不至由于等待存储器读写操作的完成而无事可做，可以采取一些加速可以采取一些加速CPU和存储器之间有效传输的特殊措施。和存储器之间有效传输的特殊措施。 Synchronous Dynamic Synchronous Dynamic Random Access Memory,Random Access Memory,同同步动态随机存取存储器，步动态随机存取存储器，同步是指同步是指MemoryMemory任务需求任务需求步时钟，内部的命令的发步时钟，内部的命令

13、的发送与数据的传输都以它为送与数据的传输都以它为基准；动态是指存储阵列基准；动态是指存储阵列需求不断的刷新来保证数需求不断的刷新来保证数据不丧失；随机是指数据据不丧失；随机是指数据不是线性依次存储，而是不是线性依次存储，而是由指定地址进展数据读写由指定地址进展数据读写。三三. 存储器芯片构造与存储原理存储器芯片构造与存储原理3. 存储原理存储原理小小 园园 点：存储空间，每一个都有一个独一的地址线同它相连点：存储空间，每一个都有一个独一的地址线同它相连bit)地址译码器：接纳到地址总线送来的地址数据之后，它会根据这个数据定位地址译码器：接纳到地址总线送来的地址数据之后，它会根据这个数据定位CP

14、U想要调用的数据所在的位置，然后数据总线就会把其中的数据传送到想要调用的数据所在的位置，然后数据总线就会把其中的数据传送到CPU 关键词：行关键词：行 线线 矩阵矩阵4. 地址译码地址译码 单译码方式单译码方式适用于小容量存储器中，只需一个译码器。适用于小容量存储器中，只需一个译码器。双译码方式双译码方式地址译码器分成两个，可减少选择线的数目。地址译码器分成两个，可减少选择线的数目。例：例：1024 * 1 的存储器的存储器5. 驱动器驱动器 双译码构造中，在译码器输出后加驱动器，驱动器挂在各双译码构造中，在译码器输出后加驱动器，驱动器挂在各条条X方向选择线上的一切存储元电路。方向选择线上的一

15、切存储元电路。6. I/O电路电路 处于数据总线和被选用的单元之间，处于数据总线和被选用的单元之间， 控制被选中的单元读出控制被选中的单元读出或写入，放大信息。或写入，放大信息。7. 片选片选 在地址选择时，首先要选片在地址选择时，首先要选片,只需当片选信号有效时，此片只需当片选信号有效时，此片所连的地址线才有效。所连的地址线才有效。8. 输出驱动电路输出驱动电路 为了扩展存储器的容量，常需求将几个芯片的数据线并联为了扩展存储器的容量，常需求将几个芯片的数据线并联运用；另外存储器的读出数据或写入数据都放在双向的数据运用；另外存储器的读出数据或写入数据都放在双向的数据总线上。这就用到三态输出缓冲

16、器。总线上。这就用到三态输出缓冲器。8. 一个实践的静态一个实践的静态RAM的例子的例子Intel 2114 存储器芯片存储器芯片1024 * 4 的存储器的存储器4096 个根本存储单元，排成个根本存储单元，排成 64 * 64 的矩阵，需的矩阵，需 10 根地址线寻址。根地址线寻址。 X 译码器输出译码器输出 64 根选择线，分别选择根选择线，分别选择 1-64 行，行， Y 译码器输出译码器输出 16 根选择线，分别选择根选择线，分别选择 1-16 列控制各列的位线控制门。列控制各列的位线控制门。写允许写允许片选片选H16M16M容量的存储器容量的存储器H地址范围：地址范围：000000

17、H000000HFFFFFFHFFFFFFHH 由由2424根地址线提供地址码。根地址线提供地址码。H1M1M容量的存储器容量的存储器H地址范围：地址范围：00000H00000HFFFFFH FFFFFH H 由由2020根地址线提供地址码。根地址线提供地址码。四四. .存储器的读写操作存储器的读写操作: : 系统为每一单元编排一个地址，地址码为二进制数，系统为每一单元编排一个地址，地址码为二进制数，习惯上写成习惯上写成1616进制。进制。1. 1. 存储器容量由地址线存储器容量由地址线“宽度决议：宽度决议：H4G4G容量的存储器容量的存储器H 地址范围：地址范围：0000,0000H000

18、0,0000HFFFF,FFFFHFFFF,FFFFHH 由由3232根地址线提供地址码。根地址线提供地址码。例：容量为例：容量为8KB8KB213B213B的存储器地址范围：的存储器地址范围：0000H0000H1FFFH1FFFH，由由1313根地址线提供地址。根地址线提供地址。A11A11A12A12A0A00000H0000H0001H0001H1FFFH1FFFH地地址址译译码码器器读写控制电路读写控制电路存储体存储体存储器读写命令存储器读写命令 数据线数据线D0-D8D0-D8地址线地址线2.2.存储器读写表示存储器读写表示: : 读存储器过程读存储器过程某一存储单元的内容送往某一

19、存储单元的内容送往CPUCPU数据线。数据线。CPUCPU经过地址线发出地址；经过地址线发出地址；由地址译码器对地址进展由地址译码器对地址进展“翻译翻译, , 选中某一存储单元；选中某一存储单元；CPUCPU发出存储器读命令发出存储器读命令, ,0000H0000H存储器存储器C CP PU U地地址址线线 A12A12A0A01FFFH1FFFH 地地址址译译码码器器读写控制电路读写控制电路 CPU CPU控制线控制线 数据线数据线C CP PU U数数据据线线 A11A110001H0001H89H存储器读命令存储器读命令10010001101001234H1234H89H89H写存储器过

20、程写存储器过程0000H0000H存储器存储器C CP PU U地地址址线线 A12A12A0A01FFFH1FFFH 地地址址译译码码器器读写控制电路读写控制电路 CPU CPU控制线控制线 数据线数据线C CP PU U数数据据线线 A11A110001H0001HCPUCPU经过地址线发出地址，并把数据放到数据线上；经过地址线发出地址，并把数据放到数据线上；110100011010136HCPUCPU发出存储器写命令；发出存储器写命令；存储器写命令存储器写命令由地址译码电路对地址线进展由地址译码电路对地址线进展“翻译翻译, ,“选中某一单元；选中某一单元；1A35H1A35H89H89H

21、把数据线信息送入选中的存储单元。把数据线信息送入选中的存储单元。 36H3.2 微型计算机系统中的存储器组织微型计算机系统中的存储器组织 现代计算机中的存储器处于全机中心位置现代计算机中的存储器处于全机中心位置 容量大，速度快，本钱低容量大，速度快，本钱低 为处理三者之间的矛盾，目前通常采用多级存储器体系构造，为处理三者之间的矛盾，目前通常采用多级存储器体系构造，即使用高速缓冲存储器、主存储器和外存储器。即使用高速缓冲存储器、主存储器和外存储器。 对存储器的要求是：对存储器的要求是： 存放器存放器Cache主存储器主存储器辅助存储器辅助存储器 名称名称 高速缓冲高速缓冲 存储器存储器 主存储器

22、主存储器 外存储器外存储器 简称简称 Cache 主存主存 外存外存用途用途 高速存取指令和数据高速存取指令和数据 存放计算机运转期间的存放计算机运转期间的大量程序和数据大量程序和数据 存放系统程序和大型数据存放系统程序和大型数据文件及数据库文件及数据库特点特点 存取速度快，但存存取速度快，但存储容量小储容量小存取速度较快，存取速度较快， 存存储容量不大储容量不大存储容量大，位本存储容量大，位本钱低，速度慢钱低，速度慢存储器的用途和特点存储器的用途和特点存储器的根本组织存储器的根本组织(1) 与与CPU的衔接的衔接 主要是主要是 地址线、控制线、数据线地址线、控制线、数据线 的衔接。的衔接。(

23、2) 多个芯片衔接多个芯片衔接 设计的存储器容量与实践提供的存储器多有不符。实践设计的存储器容量与实践提供的存储器多有不符。实践运用时，需进展字和位扩展运用时，需进展字和位扩展(多个芯片衔接，组成所需求的多个芯片衔接，组成所需求的实践的存储器实践的存储器片容量总容量总片数/例如：存储器容量为例如：存储器容量为8K8，假设选用，假设选用2114芯片芯片(1K 4)，那么需求：那么需求：片16284188KKA0A12D0D7位扩展法位扩展法 只加大字长，而存储器的字数与存储器芯片字数一致只加大字长，而存储器的字数与存储器芯片字数一致, 对对片子没有选片要求。片子没有选片要求。2:416K816K

24、816K816K8字扩展法字扩展法用用16K8位的芯片组成位的芯片组成64K8位的存储器需位的存储器需4个芯片个芯片 地址线地址线 共需共需16根根 片内：片内：(214 = 16384) 14根，选片：根，选片：2根根 数据线数据线 8根根 控制线控制线 WE 最低地址最高地址C000FFFF00,0000,0000,000011,1111,1111,111111114最低地址最高地址8000BFFF00,0000,0000,000011,1111,1111,111110103最低地址最高地址40007FFF00,0000,0000,000011,1111,1111,111101012最低地

25、址最高地址00003FFF00,0000,0000,000011,1111,1111,111100001阐明总地址片内A13 A12 .A1 A0选片A15 A14地址片号地址空间分配表地址空间分配表字位同时扩展法字位同时扩展法例：例： 有假设干片有假设干片1K8位的位的SRAM芯片，采用字扩展方法构成芯片，采用字扩展方法构成4KB存储器，问：存储器，问：(1) 需求多少片需求多少片RAM芯片？芯片？(2) 该存储器需求多少地址位？该存储器需求多少地址位？(3) 画出该存储器与画出该存储器与CPU衔接的构造图，设衔接的构造图，设CPU的接口信号有地的接口信号有地址信号、数据信号、控制信号址信号

26、、数据信号、控制信号MREQ和和R/W#。(4) 给出地址译码器的逻辑表达式。给出地址译码器的逻辑表达式。*ramsel0 = A11A10 *MREQramsel1 = A11 *A10*MREQramsel2 = A11* A10 *MREQramsel3 = A11*A10*MREQ解：解：(1) 需求需求4K/1K = 4片片SRAM芯片；芯片； (2) 存储器容量存储器容量4KB，需求，需求12条地址线条地址线 (3) 译码器的输出信号逻辑表达式为：译码器的输出信号逻辑表达式为： ramsel32-4 译译码码ramsel2ramsel1ramsel0A11A10A11A0A9A0O

27、EMREQR/W#CPUD7D0D7D0D7D0D7D0D7D0WE* A CE1K8WE* A CE1K8WE* A CE1K8DWE* A CE1K 8DDD例例 设有假设干片设有假设干片256K8位的位的SRAM芯片，问：芯片，问：(1) 采用字扩展方法构成采用字扩展方法构成2048KB的存储器需求多少片的存储器需求多少片SRAM芯芯片？片？(2) 该存储器需求多少字节地址位？该存储器需求多少字节地址位？(3) 画出该存储器与画出该存储器与CPU衔接的构造图，设衔接的构造图，设CPU的接口信号有的接口信号有地址信号、数据信号、控制信号地址信号、数据信号、控制信号MREQ#和和R/W#。解

28、：解：(1) (1) 该存储器需求该存储器需求2048K/256K = 82048K/256K = 8片片SRAMSRAM芯片；芯片； (2) (2) 需求需求2121条地址线，由于条地址线，由于221=2048K221=2048K，其中高，其中高3 3位用于芯片选择，低位用于芯片选择，低1818位作为每个存储器芯片的地址输入。位作为每个存储器芯片的地址输入。 (3) (3) 该存储器与该存储器与CPUCPU衔接：衔接： ramsel73-8译码译码ramsel2ramsel1ramsel0A20-18A20-0A17-0OE#MREQ#R/W#CPUD7D0D7D0D7D0D7D0D7D0W

29、E A CE256K8DWE A CE256K8DWE A CE256K8DWE A CE256K8D2.2.存储器举例存储器举例CPU的地址总线的地址总线16根根(A15A0，A0为低位为低位)；双向数据总线；双向数据总线8根根(D7D0)，控制总线中与主存有关的信号有：，控制总线中与主存有关的信号有： MREQ，R/W。主存地址空间分配如下：主存地址空间分配如下： 08191为系统程序区，由只读存储芯片组成；为系统程序区，由只读存储芯片组成； 819232767为用户程序区；最后为用户程序区；最后(最大地址最大地址)2K地址空间地址空间为系统程序任务区。为系统程序任务区。 现有如下存储器芯片：现有如下存储器芯片： EPROM：8K8位位(控制端仅有控制端仅有CS); SRAM：16K1位，位，2K8位，位，4K8位，位，8K8位位.解：解： (1) 主存地址空间分布如下图。主存地址空间分布如下图。16根地址线寻址根地址线寻址 64K 0000 FFFFH(65535) EPROM：8K8位位SRAM：16K1位，位，2K8位，位，4K8位，位，8K8位位.00001FFF20007FFFF800FFFF63488请从上述芯片中选择适当芯片设计该计算机主存储器，画出主存储器逻辑请从上述芯片中选择适当芯片设计该计算机主存储器，画出主存储器逻辑框图，留意画出选片逻辑框图，留意画出选