D封装的发展动态与前景_第1页
D封装的发展动态与前景_第2页
D封装的发展动态与前景_第3页
D封装的发展动态与前景_第4页
D封装的发展动态与前景_第5页
已阅读5页,还剩6页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、3D封装的发展动态与前景1 为何要开发3D封装迄今为止,在IC 封装领域,IC芯片领域,SoC(系统级芯片)是最高级的芯片;在SiP (系统级封装)是最高级的封装。SiP涵盖SoCSoC简化SiP。SiP有多种定义和解释,其中一说是多芯片堆叠的3D封装内系统集成( System-in-3D Package ),在芯片的正方向上堆叠两片以上互连的裸芯片的封装,SIP是强调封装内包含了某种系统的功能。3D封装仅强调在芯片正方向上的多芯片堆叠,如今 3D封装已从芯片堆叠发展占封装堆叠,扩大了 3D封装的内涵。(1)手机是加速开发3D封装的主动力,手机已从低端(通话和收发短消息)向高端(可拍照、电视、

2、广播、MP3彩屏、和弦振声、蓝牙和游戏等)发展,并要求手机体积小,重量轻且功能多。为此,高端手机用芯片必须具有强大的内存容量。2005年要求256Mb弋码存储,1Gb数据存储;2006年要求1Gb代码存储,2Gb数据存储,于是诞生了芯片堆叠 的封装(SDP,如多芯片封装(MCP和堆叠芯片尺寸封装(SCSP 等;1 (2)在2D封装中需要大量长程互连,导致电路 RC延迟的增 加。为了提高信号传输速度,必须降低 RC延迟。可用3D封装的短程 垂直互连来替代2D封装的长程互连;(3)铜互连、低k介质层和CMP 已成为当今CMOS技术中的一项标准工艺。随着芯片特征尺寸步入纳米尺度,对低k介质层要求越来

3、越高,希望采用纯低k (k< 2.8 )介 质层。然而事与愿违, ITRS 曾三次(三个节点)延期向低 k 介质层 的切换。2003年底在Sematech联盟主办的一次研讨会上,与会者认 为,为改良IC互连面进行的低k材料研究有可能接近某种实际极限, 未来应更多注重改进设计及制造低 k 介质层的能力,这表明实施 SoC 的难度。这就是开发3D封装的三条理由。从此,3D封装如雨后春笋 般地蓬勃发展。2 芯片堆叠手机已成为高密度存储器最强、最快的增长动力,它正在取代PC成 为高密度存储器的技术驱动,在2008年手机用存储器可能超过 PC用 存储器。用于高端手机的高密度存储器要求体积小、容量大

4、,势必采 取芯片堆叠。芯片堆叠的封装主要两种,一是 MCP二是SCSP MCP 涵盖SCSP SCSP是 MCP勺延伸,SCSP勺芯片尺寸比MCP有更严格的 规定。通常MCH是多个存储器芯片的堆叠,而 SCSP是多个存储器和 逻辑器件芯片的堆叠。2.1 芯片堆叠的优缺点2004年3月Sematech预言,3D芯片堆叠技术将会填补现行的 CMOS 技术与新奇技术(如碳纳米管技术)之间的空白。芯片堆叠于 1998 年开始批量生产,绝大多数为双芯片堆叠,如图 1 所示。 2 到 2004 年底ST微电子已推出堆叠9个芯片的MCPMC撮具经济效益的是4 5 个芯片的堆叠。芯片堆叠的优缺点、前景和关系如

5、表 1 所示,表 1 给出了芯片堆叠与封装堆叠的比较。3由于芯片堆叠在X和丫的2D 方向上仍保持其原来的尺寸,并在 Z方向上其高度控制在1mn左右, 所以很受手机厂商的青睐。 芯片堆叠的主要缺点是堆叠中的某个芯片 失效,整个芯片堆叠就报废。顶郦芯片囂T:如沁W I 尙汕堀窃询HHP2.2芯片堆叠的关键技术芯片堆叠的关键技术之一是圆片的减薄技术,目前一般综合采用研 磨、深反应离子刻蚀法(DRI日和化学机械抛光法(CMP等工艺, 通常减薄到小于50卩m当今可减薄至1015卩m为确保电路的性 能和芯片的可靠性,业内人士认为晶圆减薄的极限为 20卩M左右,表 2给出对圆片减薄的要求,即对圆片翘曲和不平

6、整度(即粗糙度)提 出的具体控制指标。«1芯片堆叠与封装堆fl的比较*【Ohl W右斤 OtMfifiVi*装川凳逍时冏片隔* ”见诂“慵器选E.即通过改咗席痔存储捕时既和外1庁1 1 1 1名伞心储胖假应囱it M总卜离结构的?:M 丁线 r山小如;讷托伯*KGD)对F话严魁求KGn*対装外厢'.斬住肢必麵茂盘堆輕2.3芯片堆叠的最新动态至2005年2月底,芯片堆叠的最高水平是富士通和英特尔,富士通 内存芯片堆叠8个芯片,芯片厚度25 a m芯片尺寸为8mm< 12mm 芯片堆叠封装高度小于2.0mm英特尔内存芯片堆叠6个芯片,芯片 厚度50 75 a m 芯片尺寸8

7、mn< 10mm/8mmi1mm芯片堆叠圭寸装高 度小于1.0mm 2005年4月ST微电子也推出堆叠8个芯片的MCP 芯片厚度40 a m芯片间"中介层"厚度40 a m芯片堆叠封装高度为 1.6mm采用这种8个芯片堆叠的存储器,使过去1Gb存储器占用的 电路板现在能容纳1GB的存储器。4ST微电子还推出超薄窄节距双 芯片堆叠的UFBGA封装高度仅0.8mm采用BGAX艺处理只有正常 圆片厚度的1/4,金丝球焊高度也降至40 am。该公司通常的MCP是堆叠24个不同的类型的存储器芯片,如 SRAM闪存或DRAM ST微电子于2004年推出4片堆叠的LFBGA其高度为

8、1.6mm 2005年将降至1.2mm 2006年再降至1.0mm 5MCP内存在日本、韩国的手机、数码相机和便携式游戏机中被广泛采用。 如三星电子向索尼便携式Play Station 游戏机提供容量64Mb的双片堆叠MCP它含256MbNAND闪存和256Mb DDR DRAM还向索尼数码相机提供内存 MCP它含移动DRAM NOR闪存,移动DRAM one NAND闪存,国外已推出用于3G手机的8个芯片堆叠的MCP其尺寸为v11mm< 14mm( 1.4mm 容量为 3.2Gb,它含 2 片 1GbNAN闪存,2 片256Mb NOR闪存、2 片 256Mb移动 DRAM 1 片 1

9、28Mb Ut RAM和 1 片64Mb Ut RAM。参与芯片堆叠技术的公司还有Matrix 、 Tezzaron 和IrVine Sensors 等公司。至2004年底Matrix已交付100万块3D封装的一次性可编程非易失性存储器,采用0.15 a m工艺和TSOP 或Multi Media Card 封装,密度达 64MB。 Tezzaron 采用 0.18a m工艺推出双片堆叠的3D封装。2.4 芯片堆叠的互连 2从图 1 可知,芯片间的互连是采用金丝球焊的方式来完成的,这要求金丝球形成高度必须小于75卩m当多个芯片堆叠时,对金丝球焊的要求更高,即要求金丝球焊的高度更低。IMEC、

10、Fraunhofe-Berlin 和富士通等公司联合推出 "聚合物中芯片 " 工艺,它不采用金丝球焊, 而采用硅垂直互连的直接芯片/圆片堆叠,将芯片减薄后嵌入到薄膜或 聚合物基中,见图2。它的关键技术是:通孔,采用 DRIE(深反应 离子刻蚀)制备硅孔,如采用SF6快速刻蚀硅,在多工艺部的各向异 性刻蚀过程中可使用 C4F8钝化通孔侧壁;通孔填注,在 300 C下用TEOS CV淀积SiO2绝缘层,然后淀积TiN/Cu或TaN/Cu;圆片与圆片或芯片与圆片之间精确对准,目前最好的对准精度为士12 卩m它限制了该技术的广泛应用;圆片与圆片键合,可采用硅熔 法、聚合物键合法、直

11、接Cu Cu法或Cu- Sn共晶键合法等。圆片与 圆片堆叠技术适用于多芯片数的圆片; 芯片与圆片堆叠技术适用于少 芯片数的圆片,它要求先选出 KGD然后将KGD粘合到基板圆片上。RU ”郴匸杓屮芯;“扌戈彳、3封装堆叠3尽管芯片堆叠封装在超薄的空间内集成了更多的功能,甚至某个系统 功能,但是在一些IC内由于良品率的影响和缺乏 KGD使封装IC必 须进行3D配制下的预测试。为此,业界推出了在单一解决方案内堆 叠预测试的封装,即封装堆叠,它可作为无线应用(如手机、PDA等) 的一个备选方案。封装堆叠的优缺点及前景如表1所示。封装堆叠又 称封装内的封装堆叠,它有两种形式(见图3)。一是PiP(Pac

12、kage-in-Package Stacking ), PiP 是一种在 BAP ( BasicAssembly Package,基础装配封装)上部堆叠经过完全测试的内部堆 叠模块(ISM, Inside Stacked Module ),以形成单 CSP解决方案的 3D封装。二是 PoP( Pockage-on-Package Stacking ),他是一种板安装过程中的3D封装,在其内部,经过完整测试的封装如单芯片FBGA(窄节距网格焊球阵列)或堆叠芯片 FBGA被堆叠到另外一片单芯片FBGA(典型的存储器芯片)或堆叠芯片 FBGA(典型的基带或模拟芯 片)的上部,这样封装堆叠能堆叠来自不

13、同供应商的混合集成电路技 术的芯片,允许在堆叠之前进行预烧和检测。目前美国Amko、新加坡STATS Chip PAC等 IC封装和测试厂商都能 量产封装堆叠。如今CSP的封装堆叠已研发出多种不同形式,如图 4 所示。当前PCB板和封装转接板的布线限制规定为 0.5mm或0.4mm 它是CSP封装的最小实用间距,所以CSP封装的焊球间距目前流行的 是0.65mm和0.5mm在封装堆叠中需采用回流焊工艺,一般底部封装模盖的厚度必须小于顶部堆叠封装焊接球支架的高度,为了获得尽 可能大的支架高度,选择 CSP焊球间距的65%为实际焊球的直径, 见表3。在回流焊中,当焊剂掩模开口尺寸是 CSP焊球间距

14、的1/2时, 支架高度经封装堆叠后的高度如表 3最后一排所示。山3 H前淘H的炸球间趾新圳加幟mm也检炸球M附mtnOJS0.22最近Amkor公司推出两种新型CSP封装堆叠,见图5, 一是与传统塑 封BGA相似,采用100卩m厚的芯片和超低环氧线焊。0.5mm间距CSP 使用标准的0.3mm焊球直径,假定模盖厚度为0.27mm和4个芯片堆 叠,则在PCB板上安装后的总封装高度为0.8mm在它的上面还可堆 叠一个焊球直径为0.42mm间距为0.65mm的CSP二是在衬底中央 有一个空腔,芯片放置在空腔中,使用 0.2mm厚的模盖,假定两个芯 片堆叠厚度为0.2mm最后总高度为0.65mm在它上

15、面可堆叠一个焊 球直径为0.33mm间距为0.5mm的CSP这两种封装的顶部表面沿着模成型区都有铜的焊盘,供顶部堆叠另一个封装,见图5的右侧。这 两种CSP封装堆叠都已通过耐潮湿测试(MRT和封装可靠性测试。图5問种浙畅界卿片装堆沓4智能堆叠 2004年12月 日本初创公司Zycube准备采用一种智能堆叠(Smart-Stacking )技术创建3D电路,2005年下半年着手制造,2007 年推出商用产品。这种智能堆叠技术将采用垂直通孔填埋工艺, 以提 高芯片间的连接数目,允许并行操作以改进性能,这种方法可避免SoC大量内部连线、减小传输延迟和降低功耗,还可把Si芯片与化合物半导体芯片融合成单个器件。基于Smart-stack技术的IC采用KGD芯片或圆片,可以是任何Si芯片或化合物

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论