AD6654在cdma2000多载波数字中频接收机中的应用

1、    AD6654在cdma2000多载波数字中频接收机中的应用        罗文宇, 张立志, 金 梁 时间:2008年07月07日     字 体: 大 中 小        关键词:<"cblue" " target='_blank'>多载波<"cblue" &qu

2、ot; target='_blank'>软件无线电<"cblue" " target='_blank'>采样频率<"cblue" " target='_blank'>数字中频<"cblue" " target='_blank'>采样速率            ? 摘? 要： 建立多信

3、道<"cblue" " title="软件无线电">软件无线电接收机数学模型，介绍了ADI公司的高性能宽带<"cblue" " title="多载波">多载波<"cblue" " title="数字中频">数字中频接收芯片AD6654电路结构和主要特性。在此基础上提出一种数字中频在cdma2000多载波接收系统的设计及应用方案,并给出了系统各个单元的设计和性能参数，最后仿真验证了方案的可行性。? 关键词： 数字

4、中频? 多载波? 抽取滤波器? 软件无线电? 移动通信技术迅速发展的同时,也出现了多种通信体制并存、各种标准层出不穷和频率资源缺乏等问题。这些新标准由于射频载波频率和调制方式不同而限制了各种设备的互通和兼容,造成了资金浪费和重复投入。软件无线电SDR(Software Defined Radio)技术的出现，使人们看到解决问题的希望。它的基本思想1是：构造一个开放、标准、模块化的通用硬件平台，将无线通信系统的各种功能如工作频段、调制解调类型、数据格式、加密模式、通信协议等通过软件编程来实现。但是现阶段，由于微电子发展水平有限，直接对射频（RF）进行采样还很难，所以需要先将射频信号转换到中频（I

5、F）上，然后在中频对模拟信号进行数字化，即数字中频。它是软件无线电技术发展的一个重要步骤，它与模拟中频相比能产生严格的幅相平衡正交信号，处理时能保证有严格的线性相位。数字中频技术的应用范围很广，除了可以应用在基站的收发信机中，在其他很多领域中都可以应用。如在信号源或者信号频谱分析仪中、信息化家电中、雷达系统中的应用，甚至可以应用在终端系统中。? 近年来，CDMA已成为移动通信领域的研究热点。cdma2000是北美基于IS-95系统发展而来的第三代移动通信系统，在前向信道结构上采用直接序列扩频和多载波两种方式来达到提供宽带数据业务的目的。cdma2000标准中，详细规定了发射技术的具体建议，但接

6、收部分涉及的不多。本文建立了多信道软件无线电接收机数学模型，基于高性能宽带多载波数字中频接收芯片AD6654，提出一种数字中频软件无线电接收系统的解决方案。1 多信道软件无线电接收机数学模型? 所谓多信道软件无线电接收机是指这种接收机在同一时刻可以接收多个信道的信号进行解调分析，在接收多载波信号时，需要对输入的一个包含多个子载波的总的载波（即宽带信号）进行处理，必须将各个子载波从整体信号中隔离出来进行单独处理。输入的多载波信号S(n)可以表示为：? ? 其中，为第k路信号的载波频率，k表示第k路信号的相位，ak表示第k路信号的幅度，D为载波的个数。如果一个原型理想低通滤波器HLP（n）的频率响

7、应为：? 则复信号本振角频率wk（k=0,1,2,D-1）由得到，其作用是将(2)式中的第k个子频带（载波）移到基带（零中频），然后通过后接的低通滤波器滤出对应的子频带。滤波后的信号带宽为2/D，可以进行D倍抽取。? 基于以上分析建立的多信道软件无线电接收机如图1所示，抽取后的基带信号输入DSP做进一步处理。显然当D很大时，要求滤波器阶数很高，即便采用抽取器的多相滤波器结构，实现代价仍太大，对于实时系统无法实现。所以工程中都使用抽取滤波器级联的方式来实现。假如每载波采用M级抽取，每一级的抽取因子分别为Dm（m1,2,3,M），则总的抽取因子为：? ?2 AD6654的特性? AD6654将14

8、位的ADC和4通道或6个接收通道的DDC集成到一个芯片中，极大简化了设计。排除了从ADC到DDC进行高速数据传输所遇到的传统互连问题。此外，该集成器件降低了材料清单(BOM)的数量，比采用单独的器件成本要节省20%，从而能更好地处理多载波信号。每个通道可以单独处理一个载波，也可以由多个通道协作处理一个载波，从而每个通道都可以有更大的抽取因子，更小的数据率，使后面FIR滤波器在单位时钟周期内可以处理更多的抽头数，有更好的滤波性能。AD6654的另一个特点是具有一个分数倍频器用来使ADC的时钟产生一个高达200MHz的数字下变频主时钟，能使数字信号采样抽取和数字滤波的性能达到最佳。它的两个16bi

9、t并行输出端口能适合高速数据传输速率的3G应用，还可以进一步提高一个片内内插半带滤波器的输出速率，并且每个并行输出端口都有一个为输出数据调整幅度的数字AGC。? 6通道的AD6654如图2所示2， AD6654主要由ADC、NCO、速率变换部分、滤波器以及AGC组成。输入的模拟宽带中频信号经高性能ADC采样后，变成了频谱以<"cblue" " title="采样速率">采样速率Fs为周期的宽带数字信号；根据分布在第一Nyquist区间的各载波的中心频率，分别设置各通道NCO的工作时钟，完成数字下变频，各通道都得到一个高速的基带信号，

10、由后续的多速率信号处理滤波部分，将信号的速率变换到一个适合后续基带解调的速率，其中CRCF是谱成形滤波器，不同的设置可以输出符号不同的3G标准的谱信号，最后的AGC用来使输出信号的平均功率稳定在一个符合后续基带处理要求的值上。3 AD6654在cdma2000多载波接收机中的应用设计及仿真结果? 下面分析AD6654在采用多载波数字中频结构的cdma2000基站中应用时的初步设计。作为新型的高速器件，AD6654的模拟信号输入要求差分形式。这样在模拟信号阶段，差分信号可以滤掉偶次谐波分量、共模的干扰信号（如由电源和地引入的噪声），对晶振的反馈信号也有很好的滤波作用，有利于提高系统性能。31 系

11、统方案? 图3为系统框图。AD6654用来处理从射频前端来的宽带cdma2000中频多载波信号，并把处理后的基带信号输入到数字信号处理器（DSP）。整个系统的配置以及初始化均由微处理器和PC机来完成。数字信号处理是整个软件无线电的灵魂和核心，软件无线电的灵活性、开放性和可编程等特点都是通过DSP为中心的通用硬件平台以及软件来实现的，所以本系统采用ADI的一款性能很高的DSPADSP-TS201来进行基带处理。它的主频高达500MHz，是Tiger-SHARC系列中性能最优越的一款DSP。?32 A/D的性能要求及实现? A/D器件的选取直接关系着整个中频接收机的性能，包括位数和<&quo

12、t;cblue" " title="采样频率">采样频率的选取。位数的选取由信号的动态范围决定，而采样频率的选择应综合考虑中频、带宽等各个方面的因素。有经验公式：? ? 其中，Pb为最大带内阻塞，Ps为最小信号，量化噪声应该比最小信号电平低15dB20dB。cdma2000要求信噪比SNRDR=93dB。由于实际A/D非理想，且还有其他噪声，因此选SNR值为96dB3，由(5)式：? 式中，N为A/D的位数，fs为采样频率,B为处理带宽。如果取采样频率为61.44MHz，cdma2000多载波带宽取5MHz，则14位的A/D可以满足系统设计要求。3

13、3 中频频率及采样频率的确定? 精心选择采样频率和IF频率有利于简化设计，避免了在数字信道抽取时出现发现数字载频NCO过载的可能性，同时提高了频率分辨率。另外，提高采样频率fs也能使系统信噪比得到改善。由(5)式可知采样频率每提高一倍，SNR增加3dB。因此，在可能的情况下，fs要尽可能选择大一些。? 合理地选择采样频率fs应该考虑：fs位于2B,2Fh且Fh大于2B时fs应该满足4：? 其中K为整数（带通采样无混叠条件），Fl、Fh、B分别代表输入信号的最低频率、最高频率和带宽。因为AD6654整体上实现整数倍抽取，fs应该是理想基带处理速率的整数倍。例如在cdma2000应用中，fs应该为

14、1.228 8MHz的整数倍，WCDMA中应该为3.84MHz的整数倍；TD-SCDMA中应该为1.28MHz的整数倍。由带通采样定理：? ? 结合(6)式取K=3，可得中频频率为76.8MHz，则ADC时钟频率定为61.44MHz。34 NCO的设置? 内部数控振荡器（NCO）的频率控制字N是一个32位无符号整数。为了将中心频率为fCH的中频信号变换到零中频，可以用下式计算N：? 其中, fSAMP为抽样频率，N代表AD66542中的频率控制字NCO-FREQ。三个载波的频带范围分别为74.925 76.175、76.175 77.425和77.425 78.675,对于通道零NCO应该产生

15、的频率为：75.55MHz-61.44MHz=14.11MHz；通道一NCO应该产生的频率为：76.8MHz-61.44MHz=15.36MHz；通道二应该产生的频率为：78.05MHz-61.44MHz=16.61MHz。这样每个通道数字混频后信号都被下变频到基带信号。35 各个部分抽取因子和滤波器设计及性能分析? 总抽取因子：D=61.44/2.4576=25,cdma2000基带信号的标准速率是1.228 8Mcps,每个通道将速率降到2.4576Msps是为了使后面基带解调电路获得一个过采样信号，以保证解调的性能更优。? (1)DDC处理速度必须大于或等于ADC的采样速率。这里DDC的

16、时钟频率PCLK选择为：61.44×13/4=199.68MHz。倍频系数为M=13；分频系数为N4。? (2)CIC5的可编程抽取率大小为232。对CIC5抽取的选取主要有以下三个方面的考虑。? 处理增益? 由5级CIC滤波器频率响应的表达式H5（ejw)=D5·Sa5(wD/2)·Sa-5(w/2)可知，CIC抽取滤波器有一个处理增益D5。所以级数不能太大，否则容易引起溢出或降低运算精度。? 抗混叠性能? 为了降低混叠影响，获得足够大的阻带衰减，在输入采样速率一定的前提下，尽可能地采用小的抽取因子。? 带内平坦度考虑? 随着抽取率的提高，通带内的信号衰减也增大

17、，不过带内衰减可以在后级滤波器中进行补偿。需要保护的cdma2000码片间隔为0.625MHz，则0.625/61.44=1.02%,CIC5的混叠抑制性能表如表1所示2。选取抽取因子为5。要保证进入CRCF的速率尽可能低，以使其滤波成形的效果更好。每通道输入的采样速率为61.44Msps，输出采样速率为2.4 576Msps。CIC5的频率响应如图4所示。? 根据表1，可知选取5×5方案，可以获得比较好的效果。即CIC滤波器的抽取倍数为5，剩下的5倍抽取由后面的DRCF实现。? (3)MRCF旁路，DRCF实现5倍抽取，输入采样速率为12.288Msps，输出的采样速率为2.457

18、 6Msps。为了节省资源，DRCF的阻带设计大于系统处理带宽，而最终的带外衰减主要由CRCF完成。DRCR的频率响应如图5所示，最大抽头个数估计：Ceil199.68/2.4576-1=80。? CRCF的主要目的是对整个信道进行整形滤波，这里不使用它实现抽取。信号经过前几级抽取后采样速率相对来说已经比较低了，所以此处用于波形成形，各种指标能设计得很好。所以设置如下：CIC5 抽取因子为5；FIR1、FIR2使用，HB1、HB2旁路，DRCF使用，阶数为80，抽取因子为5；CRCF使用，阶数为80，不抽取，LHB旁路。36 AGC、同步及端口设置? AGC利用自身的环路负反馈结构，使输出信号的平均功率稳定在可编程规定的值上。并口与6个AGC的处理关系是：数据先到的先处理。选择AGC工作于理想电平模式，AGC自身的环路将根据信号的平均功率电平和“理想电平”的差别来调整增益，使平均功率电平稳定在