XilinxFPGA引脚功能详细介绍

1、Xi lin X FPGA引脚功能详细介绍注：技术交流用 ,希望对大家有所帮助。I O_LXX Y _ #用户10引脚XX代表某个Bank内唯一得一对引脚，Y=P|N 代表对上升沿还就是下降沿敏感，# 代表ban k号2. I0_LXXY Z Z Z_ #多功能引脚Z ZZ代表在用户10得基本上添加一个或多个以下功能。Dn:1/ 0(在r eadba ck期间)，在selectMAP或者BPI模式下，D 1 5 :0配置为数据口。 在从Select MAP读反馈期间，如果 RDWR_B= 1,则这些引脚变成输出口。配置完成后，这些引脚又作为普通用户引脚.D 0_DIN_ M ISO_M I S

2、O1: I,在并口模式(Sel ec tMA P/ B PI)下，D0 就是数据得最低 位,在Bit se r ial模式下，DI N就是信号数据得输入；在SPI模式下,MISO就是主输入或者 从输出；在SPI*2或者S PI * 4模式下,M I SO 1就是S P I总线得第二位。D1_MISO 2 ,D2_MIS O 3: I，在并口模式下，D1与D2就是数据总线得低位；在S PI * 4模式下, MISO2 与 MISO3 就是 SPI 总线得 MSBs.A n :O, A 2 5 :0为B PI模式得地址位。配置完成后，变为用户I/ O口。A WAKE: O ,电源保存挂起模式得状态

3、输出引脚。SU S PE ND就是一个专用引脚，A WAK E就是一个多功能引脚。除非SUSPEND模式被使能，AWAK E被用作用户I / O。M OSI _CSI_B_MI S O0:I/O,在SPI模式下，主输出或者从输入 在 Sel ectMA P模式下， CS I_B就是一个低电平有效得片选信号；在 SPI * 2或者S P I *4得模式下,M I SO 0就是 SPI总线得第一位数据。FCS_B:O,BPI flash 得片选信号 .FOE _B：O,B PI flash 得输出使能信号FW E_ B : O , BPI fl a sh得写使用信号LDC : O,BP I模式配置

4、期间为低电平HDC: O,B PI 模式配置期间为高电平CSO_B :O,在并口模式下，工具链片选信号。在SPI模式下，为SPI f Isah片选信号。I R DY 1/2, T R DY1 / 2:0，在 PCI 设计中，以 L og iC ORE IP 方式使用。DO U T _B USY:O，在 Se l ec tM A P模式下,B U SY表示设备状态；在位串口模式 下,DO UT提供配置数据流。;配R DWR_B_VREF:I,在S elect M AP模式下，这就是一个低电平有效得写使能信号 置完成后，如果需要,RDW R_B可以在 BANK 2中做为Vref.HSWAP EN:

5、I ,在配置之后与配置过程中 ,低电平使用上拉。INIT _B:双向,开漏，低电平表示配置内存已经被清理；保持低电平，配置被延迟；在配置过程中 ,低电平表示配置数据错误已经发生；配置完成后,可以用来指示POST_C RC 状态。S CPn: I,挂起控制引脚SCP7: 0：，用于挂起多引脚唤醒特性.C MPM OSI,C MPM I SO, CMPC L K : N/A,保留。M0, M1 : I,配置模式选择。M 0 =并口 (0)或者串口(1 ),M1=主机(0)或者从机(1 )。CCLK :I/O,配置时钟，主模式下输出，从模式下输入。USE RCCL K :I,主模式下，可行用户配置时

6、钟。GCLK:I ,这些引脚连接到全局时钟缓存器,在不需要时钟得时候,这些引脚可以作为常规用户引脚。,她可以作为VR EF_:N/A, 这些就是输入临界电压引脚。当外部得临界电压不必要时普通引脚。当做作 bank 内参考电压时 ,所有得 VRef 都必须被接上 .3. 多功能内存控制引脚M# D Qn:I/O,bank# 内存控制数据线D 15:0M#LDQ S :I/O, b ank#内存控制器低数据选通脚M# L DQSN:I/ O,b ank#中内存控制器低数据选通NM#UDQ S:I/O,b a nk #内存控制器高数据选通脚M# U D QSN :I/O,ban k#内存控制器高数据

7、选通NM#A n :O ,b ank#内存控制器地址线 A14 : 0M # BAn : O , ban k# 内存控制 ba nk 地址 BA： 2:0M# LDM:O,bank #内存控制器低位掩码M#UD M :O, ba nk #内存控制器高位掩码M #CL K:O,b an k#内存控制器时钟M#C LKN:O,bank# 内存控制器时钟，低电平有效M#CASN : O ,bank#内存控制器低电平有效行地址选通M# RASN：O，ban k #内存控制器低电平有效列地址选通M #O DT: O , b ank#内存控制器外部内存得终端信号控制M#WE: O, bank#内存控制器写

8、使能M#C K E ：O, ba nk#内存控制器时钟使能M#RESET:O,b ank#内存控制器复位4. 专用引脚作为输出， 这个引DONE_2:I/O,DONE 就是一个可选得带有内部上拉电阻得双向信号。 脚说明配置过程已经完成 ;作为输入 ,配置为低电平可以延迟启动。P ROGRA M_B _2:I，低电平异步复位逻辑。这个引脚有一个默认得弱上拉电阻。SU SP END:I,电源保护挂起模式得高电平有效控制输入引脚.SUSPE ND就是一个专用引脚，而AWAKE就是一个复用引用。必须通过配置选项使能.如果挂起模式没有使用 这个引脚接地。TCK:I ， JTA G 边界扫描时钟 .TDI

9、:I ， JTA G 边界扫描数据输入。T D O: O , J TAG边界扫描数据输出。TM S: I,JTA G边界扫描模式选择5. 保留引脚NC:N/A ，C C 0_2CM P CS_ B _2:I，保留，不接或者连V6. 其它GND:CCAUX应用了 ,V BA TT可以不接；如果K EYV BA T T: R AM内存备份电源。一旦VRA M没有使用，推荐把V B AT T接到VCCAUX或者GND,也可以不接。VC CAUX ：辅助电路电源引脚VCCIN T :内部核心逻辑电源引脚VCC O_# :输出驱动电源引脚V FS: I,（ LX4 5不可用）编程时,ke y E FUS

10、 E电源供电引脚。当不编程时，这个 引脚得电压应该限制在G ND到3、45V;当不使用k e y EFUS E时，推荐把该引脚连接到 V C C AUX或者GN D，悬空也可以。RFU SE: I, （LX 45不可用）编程时,k ey EFU S E接地引脚.当不编程时或者不使用k ey EFUSE时,推荐把该引脚连接到V CC AUX或者G N D，然而，也可以悬空。7、GT P引脚MGT A V C C :收发器混合信号电路电源引脚MGTAVT TTX,M GT AVTTRX :发送，接收电路电源引脚MGT A VT T RC A L :电阻校正电路电源引脚MG T AVC C PL L

11、 0,MGT AVCCPLL1:锁相环电源引脚MGTREFCLK0/1 P,MGTREFC L KO/ 1N:差分时钟正负引脚MG T RRE F:内部校准终端得精密参考电阻引脚M GTRXP 1: 0L M GTRX N 1 : 0:差分接收端口MG T TXP1 : 0,M G TT XN1:0:差分发送端口Sp a r tan 6系列圭寸装概述Sp a rt an-6系列具有低成本、省空间得封装形式，能使用户引脚密度最大化。所有S parta n 6 L X器件之间得引脚分配就是兼容得，所有Sparta n -6 L X T器件之间得引脚分配就是兼容得，但就是Spa rtan 6 LX与

12、Spartan 6 L XT器件之间得引脚分配就是不兼 容得。表格1 S partan 6系列FP G A封装TOGMdQPGigCCSG22SCSG324c&GHai0IfG(C)675?)丁沪Qvhd I13r PickChipOiipScj-le6ipSfjk-忙感BCAIk； Ahti (minj0505皿 IWLOOLOOIJO勾珂(miri)liv17 X 17-Xl；y xlSIMk I#me加 TC *1XliKimuinI/O)1021061-2576Spartan- 6系列引脚分配及功能详述Spart a n 6系列有自己得专用引脚，这些引脚就是不能作为Sele ct IO

13、使用得,这些专用引脚包括:专用配置引脚，表格 2所示GTP高速串行收发器引脚，表格3所示表格 2Spar t an 6 F P GA专用配置引脚susrrNiT)卩 ROC.RAM_P,2TDlIMSVPS 0*VBATPli#CMICS_R_2TUOTCK注意：只有 L X75 , L X 75T , L X1 00, L X10 0 T, L X1 5 0, a n d LX1 5 0T器件才有VFS、VB ATT、R F USE引脚。表格3 Sp a rtan 6器件GTP通道数目UO ChannelsDeviceLX25TLK45TUdStlTf 即节J制s1 flr K14 E HM

14、CTltkN24lorw14crSKn-pt?4 f-r S4 or I*MCTTXK+ierS1 2*注意：LX7 5 T在FG( G )4 8 4与 CS (G) 484中封装4个GTP通道，而在FG (G)6 7 6中封装了 8个GTP通道;LX100T 在F G (G) 4 84与 CS ( G) 484中封装4个GT P通道，而在FG(G)676 与 FG(G ) 9 00中封装了 8个GTP通道。如表4,每一种型号、每一种封装得器件得可用IO引脚数目不尽相同，例如对于LX4 TQG 1 44器件，它总共有引脚1 44个,其中可作为单端I 0引脚使用得10个数为102 个，这10 2

15、个单端引脚可作为5 1对差分 IO使用，另外得3 2个引脚为电源或特殊功能如配置引脚。表格4Spartan6系列各型号封装可用得I O资源汇总SpandTh TinDow WO PinsSparUMPPCA R*ekK*rQCl44CPC1CM225ttG324FG旬 444FOtGje?*FeGHO.W如 kUielAwl；心102|)6132二=二X/Ea-mtisj Pain51hit一-一gAt1tllUUHT /&1(Qinft阀136200-DLifiemtiJ Tain51B0阳LOO-一LX 16占代i4jIH甘Ihcr訂A1061的1腑亦XEa-m-LiaJ Pam-SOyj

16、IIG-一一i.xzs占鮭rl；/61臨22bA6Xffon窗 Pun-一inISi-一一I.X45-肌迪呕Iter-2TS316120矽XtfiBWituil FunLOy15131601刊LX75如LJa巾luUml：心-醐翟S40ftLmBWitul Fun,-14Ulb42IH-LX 00丸业IZS心-32召33S綁LAXa3 rm-一-一1631阳一LXISO尿业业Ihn r心刑V1Srm-一-一1別1阳辭JQJTAviMWI：心002LXfBomtULl Fain-一-&12 S-A+JT.AvaUwrl：/Dt-00邸2%Lh_aB*BTtuJ Fain-一-14B14S一一A7

17、TTAhiUi址 IhiT ZO*-血血MSDLSsmtul Aain-一-一134146174一i.xianm皿昨IfHT /Ot-二二296绅V6Tain-一-一1413L甜IBS24lAlSlTT占 ui44凰 rlher /Q-2%)6储5WXBa-situl Fam-一-1+EL4S19S3710表格5引脚功能详述引脚名方向描述User I /O P 1 n sI 0_ L XXY_ #Input/IO表示这就是一个具有输入输出功能得引脚,XX表示该Out pu引脚在其Bank内得惟一标识,Y表示就是差分引脚得P还就是tN引脚Multi F u ncti o nPi n s10 _

18、L XXY_ Z ZZ_#Zzz代表该引脚除IO功能之外得其她功能，DnInp u t在Sel e ct M AP/BP I模式中，D 0 D1 5就是用于配置操/作得数据引脚，在从 Sele C tMAP得回读阶段，当RDWR_BOutput为低电平时，D n为输出引脚，在配置过程结束后，该引脚可作为ouipui通用I O 口使用DOD IN_MI SO_M IS 01(duringreadbac k)Inp ut在Bit- s e rial模式中，DIN就是惟一得数据输入引脚；在SPI模式中,M IS O就是主输入从输出引脚；在SPI x2 or x4模式中,M I SO1就是SPI总线得

19、第二根数据线；DlM ISO 2,In pu t在SelectMA P/BPI模式中，D 1、D2就是配置数据线得低2 b it;在 SPIx 4 模式中，M I SO2与M IS 0 3就是SPD2 M I S 03I总线得数据线得高2bitAnOut pu在B PI模式中A O-A2 5就是输出地址线，配置完成后，t它们可作为普通IO使用AW A K EOut put挂起模式中得状态输出引脚，如果没有使能挂起模式，该引脚可作为普通IO引脚M OSI I n pu t在SP 1配置模式中得主输出从输入引脚；CSI_B_MIS0O/在Selec t MAP模式中，C SI_B就是低有效得 F

20、la shOut put片选信号；在S P 1x2 or x4模式中，这就是最低数据线FC S _BOu tpu t在BP I模式中，BPI f lash得片选信号FOE_BOu tp在BPI模式中，BPI flash得输出使能utFWE BOutp u t在BP I模式中，BPI flas h写使能LDCOut在BPI模式中，在配置阶段 LDC保持低电平pu tH DCOutp ut在BPI模式中，在配置阶段 HDC保持低电平CS 0 _BO u tp在Se l ectMAP/BPI模式中，菊花链片选信号；ut在SP I模式中，就是SPI F la sh得片选信号；IRDY1/2,Ou t

21、pu使用P CI得IP C 0 re时，它们作为I RDY与T R DYt信号T RDY1/2DOUT_B US YOut p ut在S e l ectM AP模式中,BUS Y表示设备状态；在Bi t seria l模式中，DOUT输出数据给菊花链下游得设备RDWR B _VRI n pu在Select MA P模式中，RD WR_B就是低有效得写使能EFt信号;配置完成后，可当做普通IO使用HS当就是低电平时，在配置之前将所有10上拉INITBBidirect1 0 nal(op endr a in)SCPnIn puCMPMOS I,N/ACM P Ml SO,CMP CLKM0, M1

22、Inp u tCCLKInp u t/Outp u tUSE RCCLKGCL KInputIn P utN/ A低电平表示配置存储器就是空得；当被拉低时，配置将被延时;如果在配置过程中变低，表示在配置过程中出现了错误；当配置结束后，这个引脚表示P0 ST _CR C错误;SCPO SCP7就是挂起控制引脚保留为将来使用，可用作普通IO配置模式，M0=0表示并行配置模式,M 0 =1表示串行配 置模式;M 1 =0表示主模式,M1=1表示从模式配置时钟,主模式下就是输出时钟，从模式下就是输入时钟主模式下可选得得用户输入配置时钟全局时钟引脚，它们可当做普通IO使用参考门限时钟引脚，当不用时可作为

23、普通IO使用Multi-F u nct 1 on M e mory Co ntroller PinsM #D QnM # LD QSM#LDQSNM#UDQSM# U D Q SNM#Ant/t/putI np uOut putInput/Out putInput/Out p uI npuOutIn p ut/Out p utOutp u t#B an k得存储控制器数据线#Bank得存储控制器数据使能引脚#Bank得存储控制器数据使能引脚N#Bank#Bank#Bank得存储控制器高位数据使能得存储控制器高位数据使能 N得存储控制器地址线 A : 0:14M #BAnOut put#Ban

24、k得存储控制器块地址线 BA0:2M #LD MOut pu#Ban k得存储控制器低数据屏蔽tM #U DMtOut pu#B a n k得存储控制器高数据屏蔽M # CL KOut put#Ban k得存储控制器时钟M# C LK NO u tput#Bank得存储控制器时钟NM# CAS NOut p ut#B an k得存储控制器列地址使能M # RA S NOut p ut#B a nk得存储控制器行地址使能M # O D TOut p ut#B a nk得存储控制器终端电阻控制M# W EutOu tp#Ba n k得存储控制器写使能M #CKEtOut pu#Bank得存储控制器

25、时钟使能M#RE S ETtp utOu#B a n k得存储控制器复位D e dicat e dP insD ONE_2I npu带可选上拉电阻得双向信号，作为输出，它代表配置过程t/Out put得完成;作为输入，拉低可用来延迟启动P R OGRAM_B _2I n put异步复位配置逻辑S U SP E NDInp ut高电平使芯片进入挂起模式TC KIn p u tJT A G边界扫描时钟TDIIn p utJT AG边界扫描数据输入TDOOutp u tJTAG边界扫描数据输出T MSInpu tJ TA G边界扫描模式Re s erve dP insN CN/A未连接引脚CM PC

26、S B2Inp u t保留引脚，不连接或接 VC CO2O t her PlnsGNDN/A地VBATTN/A只存在于 LX 7 5 , LX75T, LX100, LXI 0 0 T, LX1 50与LX150 T芯片，解码关键存储器备用电源;若不使用关键存V CC AUXN/ A储器，则可将之连接 VC CA UX、GND或者直接不连接辅助电路得供电电源V CC I NTN/A内部核逻辑资源V C CO _#N/ A#B ank得输出驱动器供电电源VF SInp u t只存在于 LX7 5 丄 X75T, LX100,LX1 0 0T, LX150,与LX 1 5 0T芯片；解码器key

27、EF USE编程过程使用得供电 电源，若不使用关键熔丝，则将该引脚连接到 VCC A UX、G N D 或者直接不连接RFU SEInp ut只存在于 L X 75 , LX 7 5 T,LX100, L X100 T , L X1 50与L X1 5 0 T;用于编程得解码器 key EF U SE电阻，如果 不编程或者不使用key EFU SE,则将该引脚连接到V C C A U X、GND或者直接不连接3、Spar t an 6 系列 GT P Tr ans c e i v e r 引脚引脚名方向描述GT P T ran sc e iv er Pi nsMGTAVCCN/ A收发器混合电

28、路供电电源MG T AVTTTX ,N/ ATX、R X电路供电电源MGTA V TTRXALM G TA VTTR CN/A电阻校准电路供电电源M G TA VCC PLN/APL L供电电源L0MGTAV CCP L0/1P/1NMGTR E FC LKMGTREFC L K0MGTR R EFM GT RXP 0 :1MGTR XN 0:1 :MGT T X P 0: 1 InputInp U tInpu tIn P uIn puOut put正极参考时钟负极参考时钟内部校准电路得精密参考电阻收发器接收端正极收发器接收端负极收发器发送端正极MG TTXN 0 : 1Out put收发器发送端负极如表6所示，对 L X 2 5 T,LX4 5T而言,只有一个 GTPT r an sc e iv er通道,它得位置就是