数字电子技术课件9

1、 组合逻辑电路组合逻辑电路主要要求：主要要求： 理解译码的概念。理解译码的概念。 掌握二进制译码器掌握二进制译码器 CT74LS138 的逻辑功能和的逻辑功能和使用方法。使用方法。 4.5译码器译码器 理解其他常用译码器的逻辑功能和理解其他常用译码器的逻辑功能和使用方法使用方法。掌握用二进制译码器实现组合逻辑电路掌握用二进制译码器实现组合逻辑电路的方法。的方法。 组合逻辑电路组合逻辑电路一、译码的概念与类型一、译码的概念与类型 译码：译码：将表示特定意义信息的二进制代码翻译出来。将表示特定意义信息的二进制代码翻译出来。实现译码功能的电路实现译码功能的电路 译码器译码器 二进制译码器二进制译码器

2、 二二 - - 十进制译码器十进制译码器 数码显示译码器数码显示译码器 译码器译码器( (即即 Decoder) ) 二进制二进制代码代码 与输入代与输入代码码对应对应的的特定信息特定信息 译译码码器器 组合逻辑电路组合逻辑电路二、二进制译码器二、二进制译码器 将输入二进制代码译将输入二进制代码译成相应输出信号的电路。成相应输出信号的电路。 n 位位二进制二进制代码代码 2n 位位译码译码输出输出二进制二进制译码器译码器 译码输出译码输出100011010001001010000100Y3Y2Y1Y0A0A1译码输入译码输入译码输出高电平有效译码输出高电平有效译码输出译码输出011111101

3、101110110111000Y3Y2Y1Y0A0A1译码输入译码输入0000译码输出低电平有效译码输出低电平有效 组合逻辑电路组合逻辑电路 ( (一一) ) 二进制二进制译译码器码器举例举例Y1Y2Y3Y4Y5Y6Y7A0A1A23 位二进制位二进制译码器译码器Y0 8 个译码信号个译码信号输出端输出端输入输入 3 位位二进制码二进制码(一一) 二进制译码器举例二进制译码器举例3线线-8线译码器线译码器 组合逻辑电路组合逻辑电路 ( (一一) ) 二进制二进制译译码器码器举例举例Y1Y2Y3Y4Y5Y6Y7A0A1A23 位二进制位二进制译码器译码器Y0输出逻辑函数表达式输出逻辑函数表达式Y

4、0=A2A1A0 = m0Y1=A2A1A0 = m1Y2=A2A1A0 = m2Y3=A2A1A0 = m3Y4=A2A1A0 = m4Y5=A2A1A0 = m5Y6=A2A1A0 = m6Y7=A2A1A0 = m7 组合逻辑电路组合逻辑电路 ( (一一) ) 二进制二进制译译码器码器举例举例1 11 11 10 00 00 00 00 01 10 00 00 01 11 10 00 00 00 00 00 01 10 01 10 01 10 00 00 00 00 00 00 01 10 00 01 11 10 00 00 00 00 00 00 01 11 10 00 01 10 0

5、0 00 00 00 00 00 01 10 00 00 01 10 00 00 00 00 01 10 00 00 00 00 01 10 00 00 00 00 00 00 00 00 00 00 01 10 00 00 0Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2输输 出出输输 入入输出逻辑函数表达式输出逻辑函数表达式Y0=A2A1A0 = m0Y1=A2A1A0 = m1Y2=A2A1A0 = m2Y3=A2A1A0 = m3Y4=A2A1A0 = m4Y5=A2A1A0 = m5Y6=A2A1A0 = m6Y7=A2A1A0 = m7译码输出信号高电平有效译码输出信号高电平有效二进

6、制译码器能译出输入变量的全部取值组二进制译码器能译出输入变量的全部取值组合，故又称变量译码器，也称全译码器。合，故又称变量译码器，也称全译码器。其输出其输出端能提供输入变量的全部最小项。端能提供输入变量的全部最小项。 组合逻辑电路组合逻辑电路 ( (一一) ) 二进制二进制译译码器码器举例举例 由由与非门与非门组成的组成的 译码输出低电平有效译码输出低电平有效的的 3位二进制译码器。位二进制译码器。 组合逻辑电路组合逻辑电路 ( 二二 ) 3 线线 8 线译码器线译码器 CT74LS138 简介简介 ( (二二) ) 3 线线 8 线译码器线译码器 CT74LS138 简介简介8 个个译码输出

7、端译码输出端低低电平有效。电平有效。使能端使能端 STA 高电平有效，高电平有效， STB、STC 低低电平有效，即当电平有效，即当 STA = 1， STB = STC = 0 时时译码译码，否则禁止译码。，否则禁止译码。3 位二进位二进制码输入制码输入端，从高端，从高位到低位位到低位依次为依次为 A2、A1 和和 A0 。 组合逻辑电路组合逻辑电路01111111111011011111101101110111111010111101111001011111011111001111110110100111111101100011111111000001111111110111111111Y

8、7Y6Y5Y4Y3Y2Y1Y0A0A1A2STB+STCSTA输出输出输入输入CT74LS138 真值表真值表允许译码器工作允许译码器工作禁止禁止译码译码 Y7 Y0 由输入二进制码由输入二进制码 A2、A1、A0 的取值决定。的取值决定。011111111111111111010101010101010100010000000000输出逻辑函数式输出逻辑函数式Y0=A2A1A0=m0Y1=A2A1A0=m1Y2=A2A1A0=m2Y3=A2A1A0=m3Y4=A2A1A0=m4Y5=A2A1A0=m5Y6=A2A1A0=m6Y7=A2A1A0=m700001000Y0=A2A1A0=m0Y1

9、=A2A1A0=m1 译出了译出了8个最小个最小项的反函数，即项的反函数，即8个个输出为与非式。输出为与非式。 组合逻辑电路组合逻辑电路 五、五、 用译码器实现组合逻辑函数用译码器实现组合逻辑函数 （三）（三） 用译码器实现组合逻辑函数用译码器实现组合逻辑函数由于由于二进制译码器输出端能提供输入变量的二进制译码器输出端能提供输入变量的全部全部最最小项，而任何组合逻辑函数都可以变换为最小项之和小项，而任何组合逻辑函数都可以变换为最小项之和的的标准式，因此标准式，因此用二进制译码器和门电路可实现任何组合用二进制译码器和门电路可实现任何组合逻辑函数。逻辑函数。当译码器输出低电平有效时，选用与非门进当

10、译码器输出低电平有效时，选用与非门进行综合；行综合；译码器输出高电平有效时，选用或门综合。译码器输出高电平有效时，选用或门综合。 组合逻辑电路组合逻辑电路由于有由于有 A、B、C 三个变量三个变量，故选用故选用 3 线线 - - 8 线线译码器。译码器。 解：解： ( (1) ) 根据逻辑函数选择译码器根据逻辑函数选择译码器 例例 试用译码器和门电路实现逻辑函数试用译码器和门电路实现逻辑函数CCABCBAY 选用选用 3 线线 - - 8 线线译码器译码器 CT74LS138， 并令并令 A2 = A，A1 = B，A0 = C。( (2) ) 将函数式变换为将函数式变换为标准与标准与 - -

11、 或式或式76531mmmmm ABCCABCBABCACBA CCABCBAY ( (3) )根据译码器的输出有效电平确定需用的门电路根据译码器的输出有效电平确定需用的门电路 组合逻辑电路组合逻辑电路( (4) )画连线图画连线图CT74LS138 输出低电平有效输出低电平有效，iimY ，i = 0 7因此，将因此，将 Y 函数式变换为函数式变换为76531mmmmmY 7653YYYYY 1采用采用 5 输入输入与非门与非门，其输入取自，其输入取自 Y1、Y3、Y5、Y6 和和 Y7 。 组合逻辑电路组合逻辑电路 例例 试用译码器实现全加器。试用译码器实现全加器。解：解： ( (1) )

12、分析设计要求，列出真值表分析设计要求，列出真值表设被加数为设被加数为 Ai ，加数为，加数为 Bi ，低位进位数为，低位进位数为 Ci- -1 。输出本位和为输出本位和为 Si ，向高位的进位数为，向高位的进位数为 Ci 。列出全加器的真值表如下：列出全加器的真值表如下：1111110011101010100110110010100110000000CiSiCi- -1BiAi输输 出出输输 入入7421mmmmSi 7653mmmmCi ( (3) )选择译码器选择译码器选用选用 3 线线 8 线线译码器译码器 CT74LS138。并令。并令 A2 = Ai，A1 = Bi，A0 = Ci-

13、1。( (2) )根据真值表写函数式根据真值表写函数式 组合逻辑电路组合逻辑电路( (4) )根据译码器的输出有效电平确定需用的门电路根据译码器的输出有效电平确定需用的门电路( (5) )画连线图画连线图CT74LS138 输出低电平有效输出低电平有效，iimY ，i = 0 7因此，将函数式变换为因此，将函数式变换为74217421YYYYmmmmSi 76537653YYYYmmmmCi AiBiCi-1SiCi 组合逻辑电路组合逻辑电路将将 BCD 码的十组代码译成码的十组代码译成 0 9 十个对应输出信号的十个对应输出信号的电路，称为二电路，称为二十进制译码器，又称十进制译码器，又称

14、4 线线 10 线线译码器。译码器。三、二十进制译码器三、二十进制译码器 8421BCD 码输入端，码输入端，从高位到低位依次为从高位到低位依次为 A3、A2、A1 和和 A0 。 10 个译码输出端，个译码输出端，低低电平电平 0 有效。有效。4 线线- -10 线译码器线译码器CT74LS42逻辑示意图逻辑示意图Y1Y0Y3Y4Y2Y5Y6Y7Y8Y9A0A1A2CT74LS42A3 组合逻辑电路组合逻辑电路111111111111111111111111011111111111111011111111111100111111111111110111111111110101伪伪码码0111

15、11111110019101111111100018110111111111107111011111101106111101111110105111110111100104111111011111003111111101101002111111110110001111111111000000Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3输输 出出输输 入入十进十进制数制数4 线线- -10 线译码器线译码器 CT74LS42 真值表真值表00000010001001000111100110101000101100010000000000111111111111111111111111

16、111111111111111111111111111111111111111101111011001111010101伪伪码码01 输出输出 、 不用，不用，并将并将A3用作使能端用作使能端时，可用作时，可用作3 线线-8 线译码器。线译码器。 8Y9Y 组合逻辑电路组合逻辑电路YA0A1A2数码显示译码器数码显示译码器译译码码器器YYYYYY驱驱动动器器YYYYYYYA3a数码显示器数码显示器bcdefgbcdefgabcdefga四、数码显示译码器四、数码显示译码器 将输入的将输入的 BCD 码译成相应输出信号，码译成相应输出信号，以驱动显示器显示出相应数字的电路。以驱动显示器显示出相应

17、数字的电路。 ( (一一) ) 数码显示译码器的结构和功能示意数码显示译码器的结构和功能示意0101a数码显示器数码显示器bcdefgYA0A1A2数码显示译码器数码显示译码器译译码码器器YYYYYY驱驱动动器器YYYYYYYA3bcdefgabcdefga输入输入 BCD 码码输出驱动七段数码管显示相应数字输出驱动七段数码管显示相应数字0001 组合逻辑电路组合逻辑电路( (二二) )数码显示器简介数码显示器简介数字设备中用得较多的为七段数码显示器，又称数数字设备中用得较多的为七段数码显示器，又称数码管。常用的有半导体数码显示器码管。常用的有半导体数码显示器( (LED) )和液晶显示器和液

18、晶显示器( (LCD) )等。它们由七段可发光的字段组合而成。等。它们由七段可发光的字段组合而成。 1. 七段半导体数码显示器七段半导体数码显示器( (LED) ) abcdefgDPag fCOMbce dCOMDPabcdefgDP发光字段，由管脚发光字段，由管脚 a g 电平控制是否发光。电平控制是否发光。小数点，需要时才点亮。小数点，需要时才点亮。显示的数字形式显示的数字形式 组合逻辑电路组合逻辑电路主要优点：字形清晰、工作电压低、体积小、可靠主要优点：字形清晰、工作电压低、体积小、可靠 性高、响应速度快、寿命长和亮度高等。性高、响应速度快、寿命长和亮度高等。 主要缺点：工作电流大，每

19、字段工作电流约主要缺点：工作电流大，每字段工作电流约 10 mA 。 共阳接法共阳接法 共阴接法共阴接法 半导体数码显示器内部接法半导体数码显示器内部接法COMCOMDP gfedcbaDP gfedcbaCOMCOMVCC+5 V串接限流电阻串接限流电阻 a g 和和 DP 为低电平为低电平时才能点亮相应发光段。时才能点亮相应发光段。 a g 和和 DP 为高电平为高电平时才能点亮相应发光段。时才能点亮相应发光段。共阳接法数码显示器需要配共阳接法数码显示器需要配用输出低电平有效的译码器。用输出低电平有效的译码器。 共阴接法数码显示器需要配共阴接法数码显示器需要配用输出高电平有效的译码器。用输

20、出高电平有效的译码器。RR共阳极共阳极共阴极共阴极 组合逻辑电路组合逻辑电路即液态晶体即液态晶体 2. 液晶液晶显示器显示器( (LCD) ) 点亮七段液晶数码管的方法与半导体数码管类似。点亮七段液晶数码管的方法与半导体数码管类似。 主要优点：工作电压低，功耗极小。主要优点：工作电压低，功耗极小。 主要缺点：显示欠清晰，响应速度慢。主要缺点：显示欠清晰，响应速度慢。 液晶显示原理：无外加电场作用时，液晶分子排液晶显示原理：无外加电场作用时，液晶分子排列整齐，入射的光线绝大部分被反射回来，液晶呈透列整齐，入射的光线绝大部分被反射回来，液晶呈透明状态，不显示数字；当在明状态，不显示数字；当在相应字

21、段的电极上加电压相应字段的电极上加电压时，液晶中的导电正离子作定向运动，在运动过程中时，液晶中的导电正离子作定向运动，在运动过程中不断撞击液晶分子，不断撞击液晶分子，破坏了液晶分子的整齐排列，液破坏了液晶分子的整齐排列，液晶对入射光产生散射而变成了暗灰色，于是显示出相晶对入射光产生散射而变成了暗灰色，于是显示出相应的数字。应的数字。当外加电压断开后，液晶分子又将恢复到当外加电压断开后，液晶分子又将恢复到整齐排列状态，字形随之消失。整齐排列状态，字形随之消失。 组合逻辑电路组合逻辑电路3. 七段显示译码器七段显示译码器4 线线 7 段译码器段译码器/驱动器驱动器 CC14547的逻辑功能示意图的逻辑功能示意图CC14547BI D C B ABIYgYfYeYdYcYbYa 消隐控制端，消隐控制端，低低电平有效。电平有效。 8421 码输入端码输入端译码驱动输出端，译码驱动输出端，高高电平有效。电平有效。 组合逻辑电路组合逻辑电路4 线线- -7 段译码器段译码器/驱动器驱动器CC14547真值表真值表消隐消隐000000001111消隐消隐000000001111消隐消隐000000010111消隐消隐000000000111消隐消隐000000011011消隐消隐0000000010119110011110011811