DVCC-C8JH-存储器实验

1、第一章 DVCC系列计算机组成原理系统概述一、DVCC系列计算机组成原理系统简介DVCC系列计算机组成原理系统是江苏启动计算机公司研制的。DVCC实验机能很好地完成计算机硬件系统各功能部件的教学实验，它包括运算器部件、控制器部件、主存储器部件、总线和几种最重要的外设接口实验，包括中断、定时计数器、输入/输出接口等，在相应软件的配合下，将各功能部件有机的结合起来，完成计算机整机的实验。通过它能体现出重要教学内容、能完成主要教学实验项目。在基本系统上支持多项扩展功能，它包括一个在系统大规模可编程器件，一个并行接口电路。DVCC系列实验系统可支持高级与初级两个层次上两种方式的实验，高层次的实验方式是

2、指DVCC系列机与PC微机连起来运行，可以动态显示整个实验过程中数据流的流向和当前的各种参数；初级实验方式是指不接任何计算机外围设备，只用DVCC系列机上的开关、按键及指示灯、数码管显示器等操作，控制实验机的运行，同时显示运行的结果。二、DVCC系列计算机组成原理系统硬件技术指标1、实验系统的字长为8位、16位兼容设计。可进行16位运算器实验。 2、实验系统的基本指令系统类PC 机，有多种指令格式，多种寻址方式。 3、主存储器采用8K字节静态存储器6264，用于存放用户程序和数据。 4、由4片4位的算术逻辑单元功能发生器级联而成16位运算器。另配有一个双向通用移位/寄存器，以实现逻辑移位功能。

3、 5、控制器采用微程序方案实现，控存字长为24位，可用最大容量为1024字节，且用电可擦写的E2ROM存储器芯片组成，支持动态微程序设计。 6、实验系统上配有一个RS232串行接口，能直接与微机相连，在软件的配合下，完成全部的部件实验和整机组成实验。 7、作为实验系统的扩展部分：（1）主板上扩展有一个6000门CPLD器件，以实现可重构原理计算机组成设计实验以及系统结构的实验，培养学生综合设计能力；（2）扩展有并行I/O口8255、定时/计数器8253，便于学生掌握计算机I/O口扩展方法；（3）配有万能接线板组成的通用实验板。 8、实验系统工作频率源由555时基电路和74LS123可再触发单稳

4、态多谐振荡器组成产生，频率范围为330HZ580HZ。 9、实验系统上装有24个微程序输入开关，16个数据开关，18个控制开关，2个微动开关和2位七段数码管以及多个发光二极管等。在不接入计算机的情况下能在手动方式下完成全部部件实验和整机组成实验。而且数据的输入/输出显示为高电平亮，低电平灭，符合人们的习惯。 10、实验系统须采用总线结构，使实验计算机具有结构简单清晰、扩展方便、灵活易变等诸多优点，实验时只要少些接线即可。 三、DVCC系列计算机组成原理系统软件性能1、独创的查错功能，通过上位机软件实时显示硬件运行情况，错误定位一目了然。 2、代码程序、微程序直接屏幕编辑。 3、微程序动作屏幕上

5、直接解释，让学生充分理解计算机系统硬件与软件的结合点。 4、实验原理、目的、内容和动态调试软件集成于一体，计算机内部程序运行流程彩色动态显示，直观生动，便于多媒体教学。 5、提供双通道虚拟示波器，用于实验过程中信号的观察，以便在设计性、创新性实验过程中及时分析排除故障，这样，可以减少实验室硬件设备的投入，提高实验设备的综合利用率。四、DVCC系列计算机组成原理实验机平面图DVCC系列实验机平面图如图1所示。从图1中可看到，DVCC系列实验机为学生提供了运算器ALU、寄存器堆模块、指令部件模块、内存模块、微程序模块、启停和时序电路模块、控制台控制模块以及扩展模块。各功能模块的输出均通过三态器件，

6、部分模块间的总线已连好，另一部分模块的总线学生可按需要连接。各模块所用的控制线全部用跳线器跳接，简单方便。- 1 -I/O扩展区扩展数据输出显示总线数据显示数据输入并显示微地址控制微地址显示微地址输入微程序模块启动运行手动脉冲编程写读运行单步运行方式停止运行控制SWCSWA总清外部总线内部总线程序RAMRS232串行通信口低8位运算器地址总线显示24个微程序输入开关高8位运算器部分信号控制开关手动、自动切换跳线器图1-1 DVCC-C8JH实验机平面图- 13 -第二章 调试软件简介DVCC实验机系统在控制软件的协调控制下，提供灵活的实验操作方式。在实验计算机独立使用时，通过拨动开关及发光二极

7、管以及二进制数码形式进行输入、编程、显示、调试，而且数据的输入/输出显示为高电平亮，低电平灭，符合人们的习惯。在实验计算机通过RS232通信接口与上位机联机时，可以在上位机上进行编程、相互传送装载实验程序、动态调试和运行实验程序等全部操作，实验者可根据实验题目的需要在两种实验操作方式之间随意切换。DVCC实验计算机系统提供WINDOWS环境下集成调试软件，有多个显示窗口，如寄存器窗口、微代码窗口、程序代码窗口、动态代码调试窗口、实时数据流动显示窗口等，可在屏幕上显示本实验计算机的组成逻辑示意图，如图2所示。在此环境下，微代码、程序代码可以直接在屏幕上修改或编程；微代码字段可以直接动作解释；调试

8、运行过程实时动态跟踪显示，如数据流的流向及数据总线、地址总线、控制总线的各种信息，使调试过程极为生动形象；并具有逻辑示波器测量等强大功能。为同学们提供了良好的实验操作环境，增强同学们的学习、实验的兴趣，从而提高教学效果。在DVCC实验计算机上还配有双通道虚拟示波器测量软件，用于实验过程中信号的观察，以便在设计性、创新性实验过程中及时分析排除故障，这样，可以减少实验室硬件设备的投入，提高实验设备的综合利用率。DVCC实验计算机系统的集成调试软件的硬件要求： 一台 IBM 兼容个人计算机，至少 Pentium 或 PentiumII或更高。 光驱和鼠标； Microsoft Windows95/9

9、7/98/NT/2000 操作系统； 至少32兆内存，建议使用>64兆； 至少4兆可用硬盘空间； 至少256色显示卡。图2-1 DVCC计算机系统的WINDOWS环境下集成调试软件界面 存储器实验一、实验目的掌握静态随机存取存储器RAM工作特性及数据的读写方法。二、实验内容1、实验原理主存储器单元电路主要用于存放实验机的机器指令，如图5.1所示，它的数据总线连到外部数据总线EXD0EXD7上；它的地址总线由地址寄存器单元电路中的地址寄存器74LS273（U37）给出，地址值由8个LED灯LAD0LAD7显示，高电平点亮，低电平熄灭；在手动方式下，输入数据由8位数据开关KD0KD7提供，并

10、经一三态门74LS245（U51）连至外部数据总线EXD0EXD7，实验时将外部数据总线EXD0EXD7用8芯排线连到内部数据总线BUSD0BUSD7，分时给出地址和数据。它的读信号直接接地；它的写信号和片选信号由写入方式确定。该存储器中机器指令的读写分手动和自动两种方式。手动方式下，写信号由W/R提供，片选信号由CE提供；自动方式下，写信号由控制CPU的P1.2提供，片选信号由控制CPU的P1.1提供。由于地址寄存器为8位，故接入6264的地址为A0A7，而高4位A8A12接地，所以其实际使用容量为256字节。6264有四个控制线：CS1为第一片选线、CS2为第二片选线、OE读出使能线及WE

11、写使能线。其功能如表5.1所示。CS1片选线由CE控制（对应开关CE）、OE读出使能线直接接地、WE写使能线由W/R控制（对应开关WE）、CS2直接接+5V。图5.1中信号线LDAR由开关LDAR提供，手动方式实验时，跳线器LDAR拨至左侧，脉冲信号T3由实验机上时序电路模块TS3提供，实验时只需将J22跳线器连上即可，T3的脉冲宽度可调。2、实验接线 总清开关拨到“1”位置。MBUS连BUS2；EXJ1连BUS3；跳线器J22的T3连TS3；跳线器J16的SP连H23；跳线器SWB、CE、WE、LDAR拨至左侧（手动位置）。图5.1 主存储器单元电路表5.1 6264功能表工作方式I/O输入

12、DIDO/OE/WE/CS1非选择XHIGH-ZXXH读出HIGH-ZDOLHL写入DIHIGH-ZHLL写入DIHIGH-ZLLL选择XHIGH-ZHHL3、实验步骤 连接实验线路，仔细查线无误后接通电源。 形成时钟脉冲信号T3。方法如下：在时序电路模块中有两个二进制开关“运行控制”和“运行方式”。将“运行控制”开关置为“运行”状态、“运行方式”开关置为“连续”状态时，按动“运行启动”开关，则T3有连续的方波信号输出，此时调节电位器W1，用示波器观察，使T3输出实验要求的脉冲信号；本实验中“运行方式”开关置为“单步”状态，每按动一次“启动运行”开关，则T3输出一个正单脉冲，其脉冲宽度与连续方

13、式相同。 向存储器的00地址单元中写入数据11，具体操作步骤如下：SWB=0CE=1LDAR=1T3= 数据开关置数开输入三态门数据置入地址寄存器CE=1SWB=0SWB=1KD7D0=00000000LDAR=0SWB=00SWB=0CE=0WE=1LDAR=0T3= 数据开关置数开输入三态门数据置入存储器RAMSWB=1KD7D0=00010001如果要对其它地址单元写入内容，方法同上，只是输入的地址和内容不同。 读出刚才写入00地址单元的内容，观察内容是否与写入的一致。具体操作步骤如下：SWB=0CE=1LDAR=1T3= 数据开关置数开输入三态门数据置入地址寄存器CE=1SWB=0SW

14、B=1KD7D0=00000000SWB=1CE=0LDAR=0WE=0 数据从存储器读出三、实验数据记录1、记录向存储器写入数据的操作过程。按照前面介绍的实验步骤向存储器地址为00H， 01H，02H，03H，04H，05H的单元分别写入数据：55H，33H，44H，66H，08H，F0H。2、写出读出存储器单元内容的操作过程并记录以下地址单元读出的内容。地址内容地址内容0000000000000100000000010000010100000010000010000000001100000100四、根据电路图分析向存储器置数和从存储器读数的工作原理。相关补充：1、74ls273引脚图与管脚

15、功能表中文资料74LS273是8位数据/地址锁存器，他是一种带清除功能的8D触发器，下面我介绍一下他的管脚图功能表等资料。(1).1脚是复位CLR,低电平有效,当1脚是低电平时,输出脚2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部输出0,即全部复位;(2).当1脚为高电平时,11(CLK)脚是锁存控制端,并且是上升沿触发锁存,当11脚有一个上升沿,立即锁存输入脚3、4、7、8、13、14、17、18的电平状态,并且立即呈现在在输出脚2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)上

16、.74ls273管脚功能：1D8D为数据输入端，1Q8Q为数据输出端，正脉冲触发，低电平清除，常用作8位地址锁存器。2、74ls24574LS245是我们常用的芯片，用来驱动led或者其他的设备，它是8路同相三态双向总线收发器，可双向传输数据。74LS245还具有双向三态功能，既可以输出，也可以输入数据。当片选端/CE高电平时，高阻。当片选端/CE低电平有效时，DIR=“0”，信号由 B 向 A 传输；（接收）DIR=“1”，信号由 A 向 B 传输；（发送）。3、6264芯片引脚图和内部结构图l Intel 6264的特性及引脚信号Intel 6264的容量为8KB，是28引脚双列直插式芯片，采用CMOS工艺制造A12A0（address inputs）：地址线，可寻址8KB的存储空间。D7D0（data bus）：数据线，双向，三态。OE（output enable）：读出允许信号，输入，低电平有效。WE（write enable）：写允许信号，输入，低电平有效。CE1（chip enable）：片选信号1，输入，在读/写方式时为低电平。CE2（chip enable