数字电子技术基础模拟试题(07计科)_第1页
数字电子技术基础模拟试题(07计科)_第2页
数字电子技术基础模拟试题(07计科)_第3页
数字电子技术基础模拟试题(07计科)_第4页
数字电子技术基础模拟试题(07计科)_第5页
已阅读5页,还剩3页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、一、选择题1、要求实现逻辑功能试根据下图,选择正确答案:( )  AB、  C D、2、一个数字逻辑电路中,若任一时刻,电路的输出仅决定于该时刻电路的输入,与电路过去的输入无关,此电路称为( )A、同步时序逻辑电路 B、异步时序逻辑电路 C、移位寄存器电路D、组合逻辑电路3、二进制计数器的容量是60,应取触发器的个数为( )。 A、 5 B、 4 C、 7 D、 64、指出下列各种触发器中,请选择不能组成移位寄存器的触发器( ) 。A、基本R-S触发器 B、 同步R-S触发器 C、 主从J-K触发器 D、维持阻塞D触发器5、对JK触发器,若初态,当J=K

2、=1时,触发器的次态为( )。A、 B、 C、 D、状态不定6、采用OC门主要解决了( )。A、TTL与非门不能相与的问题 B、 TTL与非门不能线与的问题C、TTL与非门不能相或的问题 D、 TTL与非门不能线或的问题7、格雷码的特点是,任意两个相邻的数,它们的格雷码表示形式中仅有( )不同。A、1位B、2位C、3位D、4位8、用卡诺图化简逻辑函数时,若每个方格内包含“1”的个数尽可能多,则在化简后的最简表达式中( )。A、与项的个数少 B、 每个与项中含有的变量个数少 C、化简结果具有唯一性9、在下图时钟控制触发器中,输出的状态方程是( )。A、 B、 C、 D、10、组合电路的分析是指_

3、。 A、已知逻辑图,求解逻辑表达式的过程;B、已知真值表,求解逻辑功能的过程; C、已知逻辑图,求解逻辑功能的过程;D、已知真值表,求解逻辑表达式的过程。11、如图所示电路实现的逻辑功能是( )A与门 B与非门 C或门 D或非门 E异或门12、Y=的反演式为( )。 (A)= (B)= (C)= (D)=窗体底端二、填空题1、( )B=( )H2、已知函数表达式为,则它的对偶式= 。3、对于上升沿触发的D触发器,它的次态仅取决于CP 沿到达时 的状态。4、描述时序电路逻辑功能的方程一般应是三个,即 方程、 方程、 方程。5、已知N的补码是1.01101011,则N的原码是 ,N的反码是 ,N的

4、真值是 。三、化简下列函数(共13分)1、用公式法化简函数2.已知函数F1、F2如下,试用卡诺图求出,并将F化简成最简与或表达式。,要求分别画出F1、F2及F的卡诺图。四、用3线-8线74LS138译码器及与非门设计一个全加器逻辑电路。 五、已知某同步时序电路的状态如图a所示。要求试作出该电路的状态转移表。若用D触发器实现电路,试写出该电路的驱动方程和输出方程。若要求输出波形如图b所示,则输入信号X应如何设置?试画出X的波形图。 图a 图b六、某多功能组合电路框图如下图所示,、均为1位二进制数输入,、为控制输入,、为输出。当时,对做加1运算。当时,对做减1运算。当时,对做加0运算。当时,为禁止状态。 画出、的卡诺图。并写出的、的表达式。 试用两片4选一的数据选择器和与非门实现该电路。七、请在给定输入作用下,分别画出主从JK触发器和边沿JK触发器的输出波形。设触发器的初态为“0”。D0D1D2D3S0S1S2S3VREFRRR2R2R2R2R2RRvO+-八、若要求D/A转换器的精度要小于0.25%,至少应选多少位的D/A转换器?图示D/A转换器。已知R=10K,VREF=10V;当

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论