常见工艺中各种器件的结构

1、第章工艺中的器件结构 CMOS 21. 引言 本章是为非“电科”专业学生而写。在“设计与制造分离”的背景下，集 不需要从 PDK ）的基础上工作的，成电路设计者是在厂家提供的“开发套件”（ 但为了学习版图设计，需要了解 物理学开始学习器件的实现机理和制造细节。 典型器件的结构。目前常见的集成电路工艺有以下几种：标准CMOS ，也称逻辑 CMOS 工艺，是最基本的一种，一般只提供 NMOS 管和 PMOS 管两种晶 体 管和少量的电阻、电容等器件，主要用于实现纯粹的数字电路。混合信号CMOS 工艺稍复杂一些，除基本 MOS 管外，至少还有一种衬底接地的 PNP 型 晶体管和质量较高的电阻和电容。

2、混合信号 CMOS 工艺可以实现基于 CMOS 技术的模拟电路。 BiCMOS 工艺比混合信号 CMOS 工艺还要复杂，其特征是 支 持垂直结构的 NPN 管和横向 PNP 管。 BCD 工艺更为复杂，除上述器件外， 还 要支持若干种高压 DMOS 管。以下简单介绍常见器件的物理结构， 以便理解其 版图设计方法和设计规则。2.集成电路工艺简介 集成电路的制造过程与印刷技术比较相似，是一层一层地反复进行的，每 次都是挡住一部分，处理另一部分。每次处理之前，一般先生成一个绝缘的氧 化层，使下面的东西与外界隔离。如果需要处理某些局部区域，就在该区域 “刻掉”氧化层。实现的方法是首先在氧化层上涂一层光

3、刻胶，在利用“掩摸 板”进行有选择地光照。如果使用的是“正胶” ，被光着过的部分在显影后被去 掉了，下面的氧化层就暴露出来。这时再用酸“刻蚀”掉氧化层，就能对下面 的区域进行处理了。没有被光照的部分，由于有光刻胶保护，氧化层不会被刻 掉，下面的区域就与后续处理无关。对于集成电路设计者来说，不必关心到底 该用什么“胶”，什么酸，刻蚀多长时间等技术细节问题，只要知道这种过程， 并且知道每次处理都需要一个“掩摸板”就行。 一个设计最终就是一套“掩模 板”（也称为光刻板、光罩等） 。“掩摸板”是根据版图生成的，而版图是一种计 算机文件。版图与“掩摸板”不完全等价，但具体如何生成也与设计者无关，工艺中“

4、阱”的制造过程。 CMOS 是 1 设计者的任务就是提供版图。图学资学习网 提供考研资料图 1 阱的制造过程2. CMOS 工艺中的一些重要概念（ 1） “阱”的概念CMOS 工艺中需要同时制作两种晶体管，即 NMOS 管和 PMOS 管。 NMOS 管以 P 型硅为“体”， PMOS 管以 N 型硅为“体”，要在一个硅片上制造两种 晶 体管，就必须使某些局部的类型与硅片本身类型相反。这些“反类型区域”就 。是“阱” CMOS 工艺分为“单阱工艺” ，“双阱工艺”和“三阱工艺”等。在“单阱工艺” 中，如果原始硅片 （也称衬底） 是 P 型的， 则阱就是必须是 N 型 的。在 P 衬底 N 阱的

5、单阱工艺 中， NMOS 管是直接做在衬底上的，使用这种 工艺时，需要格外注意的是： 任何 NMOS 管的“体”都必须接地， 不能采用“体” 。）2 和“源”相连但不接地的设计方法（例如图此处“体没有接图2（ 2） 有源区和场区 在“阱”制作完后，硅片表面必须做两种不同的氧化处理，一部分有很厚 ，另一部分则只有很薄的氧化层，成为有源区 FOX）的氧化层，称为场区（。 3） Active）或薄氧区（见图 （场氧化区 场氧化区 有源区有源区有源区 FOXFOX 阱衬底图 3 有源区和场氧区FOX 的作用主要是用来隔离器件，其下面通常有沟道停止注入层。 FOX 区 的氧化层很厚，无法刻蚀透，多晶硅在

6、 FOX 走，只要不是电压过高，不会产生沟道。有源区的氧化层很薄，容易刻蚀。多晶硅在有源区上方时，有较低的电 压就会产生沟道。晶体管的“阈值电压”与耐压能力与薄氧化层厚度有很大的 关系，一般特征尺寸越小的工艺，有源区的氧化层越薄。MOS 管必须做在有源区，半导体材料需要与金属连接的部分也必须在有源 区，例如衬底接地或 N 阱与电源连接的部分，都必须在有源区。低掺杂的衬底 或阱要与金属连接还必须经过 P+或 N+材料，这种连接方法称为 欧姆接触 。 （ 3） NMOS 管和 PMOS 管基本的“单阱” CMOS 工艺中的 NMOS 管是直接做在衬底上的，版图和剖面 图见图 4。管版图和剖面图 N

7、MOS 4 图图 5PMOS 管（3）电阻和电容3. 复杂工艺中的器件（ 1） CSMC0.5umBCD 工艺中的 NMOS 管。BCD 工艺支持双极、 CMOS 和 DMOS 器件，是目前最复杂的工艺。这种 工艺有多个阱，器件都是做在阱里。普通 NMOS 做在 P 阱里。学资学习网 提供考研资料管版图和剖面图 5VNMOS 中的 ST3000 （2）CSMC0.5umBCD 工艺中的 PMOS 管。PMOS 管制作在 N 阱里， N 阱下面有“埋层”。“埋层”起隔离作用，可减 少衬底电流。学资学习网 提供考研资料管版图和剖面图 5VPMOS 中的 ST300 （4） 非对称高压 MOS 管

8、源区（左）与漏区不能互换。漏的 N+要经过 N-过渡，提高耐压能力。下 面的“埋层”起隔离作用。“埋层”电阻低，高压到达低部时，被“埋层”短路， 避免电流流向衬底其它部分。学资学习网 提供考研资料ST3000 管 NMOS 耐压 20V 中的非对称（4）垂直 NPN 管学资学习网 提供考研资料学资学习网 提供考研资料PMOS 管晶体管 NPN 工艺中的垂直 BiCMOS 一种5）华虹 NEC 的 0.35umBCD 工艺的隔离学资学习网 提供考研资料管 PMOS 工艺中的隔离低压 NEC 华虹6) NEC 的非对称高压 MOS 管学资学习网 提供考研资料管 NMOS 工艺中的非对称高压 NEC 华 虹学资学习网 提供考研资料4.版图设计规则 版图设计规则是为了保证具有功能的结构能被可靠制造的一系列尺寸约束。“一般而言，设计规则都是在电路性能与成品率之间的折衷” 。设计规则越保守， 电路可靠工作的可能性越大。规则越灵活，电路性能改进机会越大，但要以降 低成品率为代价。为便于阅读生产厂家提供的技术文件，最好了解各种规则的英文定义。以 种尺寸约束的定义。 5 工艺中使用的 CSMC 下是学资学习网 提供考研资料学资学习网 提供考研资料