FPGA试验报告_第1页
FPGA试验报告_第2页
FPGA试验报告_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、武汉工程大学电气信息学院FPGAf硬件描述语言»实验报告1 专业班级13电信01班实验时间2015年10月12日学生学号1304201426实验地点4B 315学生姓名曾维颖指导教师实验项目闪烁的LED实验类别基础实验实验学时4学时实 验 目 的 及 要 求1. 掌握QuartusII设计电路的基本流程， 熟悉VHD解序，分别设计分频电路，LED 闪烁延时计数程序。2. 将设计好的LED闪烁电路程序卜载到 DEII开发板上进行实物测试。成绩评定表类 别评分标准分值得分合计上机表现按时出勤、遵守纪律 认真完成各项实验内容30分报告质量程序代码规范、功能正确 填写内容完整、体现收获70分

2、说明：评阅教师：日期：2015年月日实验内容（说明：此部分应包含：实验内容、实验步骤、实验数据与分析过程等）一、实验内容1 .用VHDL语言设计分频器，得到 0.1Hz 1Hz的时钟信号；2 .设计闪烁延时程序，控制发光二极管的闪烁。二、实验方法与步骤分频电路的产生1. 分频原理：(50MHz晶振信号怎样分频成你所需要的低频信号。)50MHz=50 100 X 100X 100Hz,这样就需要1个50Hz分频器，3个100Hz分频器2. 50分频器：源程序如下(记作 cnt50 )library ieee;use ieee.std_logic_1164.all;use ieee.std_log

3、ic_unsigned.all;entity cnt50 isport( clk : in std_logic;en : in std_logic;clr : in std_logic;cout: out std_logic;q : buffer std_logic_vector (5 downto 0);end cnt50;architecture one of cnt50 isbeginprocess(clk,clr) beginif clr='1' then q<="000000"elsif clk'event and clk='

4、1' thenif en='1' then if q="110001"then q<="000000"else q<=q+1;end if;end if;end if;if q="110001"then cout<='1' else cout<='0'end if;end process;end one;3. 100分频器：(记作cnt100 )源程序：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity cnt100 isport(clk : in st

人人文库> 全部分类> 应用文书 > 作业报告

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论