组合逻辑电路

1、4组合逻辑电路4.1 组合逻辑电路的分析4.1.1 写出如图题4.L1所示电路对应的真值表。留一九1.1解：(1)根据图题4. 1.1 (a)所示的逻辑图，写出其逻辑表达式，并进行化简和变换得L=AB+A+B+BCC=AB + A + B + BC + C=AB + AB + B + C=B+A+C根据上述逻辑表达式列出真值表如表题解4.LI (a)所示，ABL00010©110161011110e0101111Q11j11(2)根据图题4.L1 (b)所示的逻辑图，写出逻辑表达式，并进行化简和变换得4=ABC+ABC = A(BC+BC)=Z + ABC = A(BC + BC)

2、+ ABC = A(BC + BC)ABC = 6 = 1根据上述逻辑表达式列出真值表，如表题解4.L1 (b)所示.4.1.2 组合逻辑电路及输入波形（A、B）如图题4.L2所示，试写出输出端的逻辑表达式 并画出输出波形。BJI L1.2解：由逻辑电路写出逻辑表达式L = AB + AB = AOB首先将输入波形分段，然后逐段画出输出波形。当A、B信号相同时，输出为1，不同时, 输出为0,得到输出波形，如图题解4. L 2所示。4.1.4 试分析图题4.L 4所示逻辑电路的功能。图笠4, L4解：组合逻辑电路的分析步骤是，首先由逻辑电路写出逻辑表达式，然后根据逻辑表达式列 出真值表，再由真值

3、表判断逻辑功能。由逻辑电路写出逻辑表达式L = （A。）（C 。）列出真值表，如表题解4.L4所示。A8cD11«0«0fl-0I1AB10I00110«i«fl101G1Oliooil110。1ioeiQ101。01011111.0I10I11110i11e由真值表可知，输入奇数个1(或0)，输出L”，输入偶数个1(或0),输出LR.该电路为奇校电路。4.1.5 逻辑电路如图题4.L5所示，试分析其逻辑功能。用题4.1.5解：根据组合逻辑电路的分析步骤(1) 由逻辑电路写出输出与输入的逻辑表达式4=A + B = ABL2=A + B + A + B

4、= (A + B)A + B) = AB + ABI=A + B = AB(2) 列出真值表，如表题解4.1. 5所示。哀睇4.1A8LbLz00011011o1000I100Q10由真值表可知，当 A>B, "1, LkLR：当 AVB, 31, L：=L：=O：当 A=B, L：=LL 二L二0。该逻辑电路为1位数值比较器。4.1.6 试分析图题4. 1. 6所示逻辑电路的功能。图题4.1.6解：根据组合逻辑电路的分析步骤，首先写出逻辑表达式S=A8CCO=(A®B)CrAB= (A®B)Ci+AB=AB + ACi + BQ根据逻辑表达式列真值表，如表

5、题解4. 1.6所示。*菖4.1.6ABcsc00B0000110010100I101190L0J01011DftI11111该电路为1位数全加器。A、B为被加数及加数，Q为低位进位，S为和，C。为高位进位。4.1.7 分析图题4.1.7所示逻辑电路的功能°4Bi：5i图-4J.7解：由逻辑电路写出表达式So = A, BoC0 = A) 8。S = 4 A A)&)G =+ (A, 8)A£)列出其值表，如表题解4.L7所示。XM4.L7AjftiAotfeG$c£0 0 0 0 0,1 o o i e 9 0 111 1 U 0 0 1 V 1 o A

6、 1 0 Oil1 0 0 B 10 0 1 10 1。 10 11 110 0 110 1 1110 1 1 1。oe10101 11II tooo10Jeioi1011o110 11 1I1110 140011 -1 11i1I9由逻辑表达式和真值表可判断该电路是2位数全加器。AxAo. BR分别为2位被加数及加数,S八S。为和,Co为Ao、Bo相加向高位的进位,3为A,、B,及C。相加向更高位的进位.4.1.8 分析图题4.1. 8所示逻辑电路的功能。解：按照组合逻辑电路的分析步骤进行。（1） 根据逻辑电路可写出各输出端的逻辑表达式，并直接进行化简和变换。l4 = abc = a+b+c

7、L, = BCBC = BC + BCJ=C4=方F=ABAC=AB+AC（2）列写真值表，如表题解4.L8所示。S人It 出ABCDL./.J口L>F00.01001000,1100e00010011100I10110 .01«0010i01.101a0110001i0D111*18e10.00001*1Q0100910(001I141011.11011100,101i11.1*1UQi111n011i1111010_i（3）确定逻辑功能。分析真值表可知，当ABCD所表示的二进制数小于或等于9时，输出LLJJ,为对应输入的十进制数9的补码。例如，对十进制数8求9的补码为9-8

8、二1。 同时标志位F输出为0,当输入的二进制数大于9时，输出与输入已不是上述的逻 辑关系，并且标志位F输出为1,说明此事电路输出的是伪码。这个电路逻辑功能 是计算十进制数9的补码。4.2组合逻辑电路的设计4. 2.1试用2输入与非门设计一个3输入的组合逻辑电路。当输入的二进制码小于3时， 输出为0：输入大于等于3时，输出为解：根据组合逻辑的设计过程，首先确定输入、输出变量、列出真值表，由卡诺图化简得到 与或式，然后根据要求对表达式进行变换，画出逻辑图。(1) 设输入变量为A、B、C,输出变量为L,根据题意列真值表，如表题解4. 2.1所示。(2)由卡诺图化简，如图题解4. 2.1 (a)所示，

9、经过变换得到逻辑表达式为L = A + BC = ABC(3)用2输入与非门实现上述逻辑表达式，如图题解4. 2.1 (c)所示。(b：»4.2.2试设计一个4位的奇偶校验器，即当4位数种有奇数个1时输出为0,否则输出为 1.可以采用各种逻辑功能的门电路来实现。解：(1)按照组合逻辑电路的设计步骤，设4个输入为A、B、C、D,输出为L当ABCD中 有奇数个1，输出LR；当ABCD有偶数个1或没有1,输出为L”，由此列出真值表，如表 题解4. 2. 2。衰解4.，2ABCDLABcDL00001i0000000101001100141010100111101i01001100J0101

10、«1101001101100111011111（2）由真值表画出卡诺图，如图题解4.2.2 （a）所示。（3）由卡诺图写出逻辑表达式，并进行变换得L = ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD=AB(CD + CD) + AB(CD + C£>) + AB(CD + CD) + AB(CD + CD)=ABCD + AB(C D) + AB(C®D) + AB(C D)=(AB + AB)CD + (AB + AB)(C D)=(A 8)(。 D) + (A B)(C © D)=A

11、BC©D(4) 由逻辑表达式可见，用异或门可以简化逻辑电路，因此，由异或门和非门构成的逻 辑电路，如图题解4.2.2 (b)所示。4. 2.4试设计一可逆的4位码转换电路。当控制信号C二1时，它将8421码转换为格雷码: C=0时，它将格雷码转换为8421码。可以采用任何门电路来实现。解：（1）设工、=、£、X。分别为4个输入信号，丫八X、匕、Y。分别为4个输出信号，根据 题意列出真值表，如表题解4. 2. 4所示。当C=1时，输入XKkXo作为8421码，对应的输出 g,g：g：g。为格雷码；当C=0时，输入XXXXoo则作为格雷码，对应的输出hbbb。为8421码。注意

12、，此事XKX风作为格雷码的排列顺序不是按照它所对应的十进制数递增顺序，而是按照8421码的递增顺序排列。(2)分别画出C=1和C=0时各输出函数的卡诺图，如图题解4.2.4 (a)所示.3（3）由卡诺图可求得各输出逻辑表达式。若同时考虑C变量，当C=1时，有生=g2=（X.X2 + X5X2）C = （X.®X2）C '&=（*2乂 + 乂/|）。= （乂2 x）cg°=（XK + X/）C = （XfXo）C当c=o时，有 b3 = X3Cb2 = （、3+取2）= （X3X2）Cbi =（X3 兄月+元 x?兄+, =（X3 X： + X；X2 ）X；

13、+ （X3X2 + X；%；）%. c=（X3 X2 ）无 + （匕 X?）X1 c= （X,©X2©X,）C/>0=（x3©x2exI©x0）c将上述两组方程合并，得到总的输出逻辑表达式Y3=g5+b. = X.C+X.C = X3X =& + d=（X3 X? ）C + （X3 X2 ）C = X3 x2乂=©+4=（x?X）C + （X，XX）e= （X?XJC +（匕X）G 展开且重新组合，得y; = x1©（cx2+c?;）= x,©（cx7-cy,）% = g0+d = X。（可O）由此可画出与非门

14、和异或门实现的逻辑电路，如图题解4.2.4 (b)所示。4.2.5 试设计一组合逻辑电路，能够对输入的4位二进制数进行求反加1的运算。可以 采用任何门电路来实现°解：(1)设输入变量为A、B、C、D,输出变量L、L、L、L,由题意列真值表，如表题解2. 5所示。at* 4.15椎人出ABCDL3G11000000000001111190101J10Q0111101*1001100101101i011010100111100110001H0.1001011110100111011010I110010011010.1111100*10I1110001(2)由真值表画卡诺图，如图题解4.2

15、.5 (a)所示。3(3)由卡诺图可求得各输出逻辑表达式0L,=AB + AC + 7lD + ABCD= A9(8 + C + O) IC + BD + BCD= B®(C + D) k=CD+CD=C®D A=D根据上述表达式用或门和异或门实现逻辑电路，如图题解4.2.5 (b)所示。4.2.6 某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决。当满足以下 条件时表示同意：有三人或三人以上同意，或者有两人同时同意，但其中一人是教练。试用 2输入与非门设计该表决电路。解：(1)设一位教练和三位球迷分别用A和B、C、D表示，并且这些输入变量为1时表示同 意，为0

16、表示不同意。输出L表示表决结果，L为1时表示同意判罚，为0表示不同意。由 此列出真值表，如表题解4.2.7所示。4.2.7(2)由真值表画卡诺图,如图题解4.2.7 (a)所示。 由卡诺图化简得L=AB-AC+AD+BCD由于规定只能用2输入与非门，将上式变换为两变量的与非-与非运算式L = ABACADBCD= ABACADBCD(1) 根据L的逻辑表达式，画出由2输入与非门组成的逻辑电路，如图题解4.2.7(b)用第4. 2.74.2.7 设计一 2位二进制数相加得逻辑电路，可以用任何门电路实现。提示：A A. + B &“、Ao和氏、A分别为被加数和加数,S,、S。为相加的和,A

17、为进位位。解：设“、Ao和艮、B。分别为2位数加法的被加数和加数。S,、S。为2位数加法的和，&为 向更高位的进位。由此列出真值表，如表题解4.2.8所示。A,Ht4. Bos.s，c.0 。 0 o n n o in o 1 0 0 e i i0 1 0 o 0 10 1 Olio0 111 1 o 0 (1 10 0 11 o 1 u 1 0 I f J J (» u3 1 G 1 1110 1 3 t 1DOU 01* 60t0i0r1O011u11o0。11Q1101100 10 a10 110 11】1由其值表可得卡诺图，如图题解4.2.8 (a)所示.由卡诺图可得

18、S,、So, C：的简化逻辑表达式S =A + AB B。+ A, q& + A 8稣 + A 8ABo + A" A%=%（ 48 + A 瓦）+瓦（Aa + A 瓦）+AA（4瓦+A外=（A 8）（A + 8o）+ 43o（A$Bi）=（A 耳）A圈,+© Bi）=4848（4线）s0 = 4综 + 48。= 4 综G = AM + <AA + 8人及）=A£ + O（a + M）由逻辑表达式可以画出逻辑图，如图题解4. 2. 8 （b）所示。4. 2. 9某雷达站有三部雷达A、B、C,其中A和B功率消耗相等，C的功率是A的2倍。这 些雷达由2台

19、发电机X和丫供电，发电机X的最大输出功率等于雷达A的功率消耗，发电机 Y的最大功率等于雷达X的3倍。要求设计一个逻辑电路，能够根据雷达的起动和关闭信号, 以最少约得方式起、停发动机。解：设雷达A、B、C起动为1，关闭为0,发电机X、丫起动为1,停止为0.由题意可知，当A或B工作时，只需要X发电：A、B、C同时工作时，需 要X和Y同时发电；其他情况只需要Y发电。由此列出真值表，如表题解4. 2. 9所示。斛 4 2,9ABCXY0D00000I0J010100110110I0101111Q01111I1由真值表可画出卡诺图，如图题解4. 2. 9 （a）所示。由卡诺图可得简化逻辑表达式X = A

20、BC + ABC + ABCY=AB+C由逻辑表达式，可画出与、或、非门构成的逻辑电路，如图题解4. 2. 9 （b）所示。4.3.10有一水箱由大、小两台水泵虬和此供水，如图P3. 4所示。水箱中设置了 3个 水位检测元件A、B、Co水面低于检测元件时，检测元件给出高电平；水面高于检测元件时, 检测元件给出低电平。现要求当水位超过C时水泵停止工作；水位低于C点而高于B点时 人单独工作；水位低于B点而高于A点时虬单独工作；水位低于A点时也和此同时工作。 试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。4BC从0000000110010XX01101100XX101XX110XX11

21、111解I题3.4的真值表图 P3. 4真值表中的XbG A豆G A豆C, ABC为约束项，利用卡诺图图3.4(a)化简后得到< M s= A +万。(M s, M /的1状态表示工作,0状态表示停止)逻辑图如图A3. 4 (b)(b)图 A3. 44.4若干典型的组合逻辑集成电路4 . 4.1优先编码器CD4532的输入端1kL=1尸1，其余输入端均为0,试确定其输出YMY。 解：优先编码器CD4532除数据输入端I：外，还有输入使能端EI,由于EI=0,根据其功能 表可知，使能端EI没有加有效信号，所以，YXY°=000。5 .4.2试用与非门设计一 4输入的优先编码器，要

22、求输入、输出及工作状态标志均为高电 平有效。列出真值表，画出逻辑图。解：设输入I。、L、L、L,输出及工作状态标志分别为、E和GS,根据题意列出真值表, 如表题解4. 4. 2所示。由真值表可以得出该优先编码器的逻辑表达式，并写出与非-与非表 达式乂 = /27? +4 =，2 +，3 =7/3% = /1273 +/3 =/12+/3=7/273GS = /。+/ +/, +，3 =由与非门构成的逻辑电路如图题解4.4. 2所示。'WM1.4.2（1） 优先编码器74HC147的功能表如表题4. 4. 3所示，试用74HC147和适当的门构成输 出为8421BCD码，并具有编码输出标

23、志的编码器。优先质码H74HC147功健表一入,1缰出77 hhr,7；7717h石四石4Y；HHHH.HHHHHHH .HHXXXXXXXXLLHHLXXXXXXXL«H1.HHHXXXXXXLHHHL1.I.XXXXX、LHHHHLLHXXXXLHHHHHLHLXXXL：HHHHHHLHHXXLHHH11HHHHLLXLHHHHHHHHHLHLHHHHHHHHHHHL解：由表题4 4. 3可知,输出歹3G2羽歹。是8421BCD码的反码,因此只要在74HC147的输出 端增加反相器就可以获得题中所要求的输出码。在输入端均为高电平时工作状态标志GS位 0.而有低电平信号输入时GS为

24、1,可由与非门实现此功能。74HC147为9个输入端,此题 需要10个输入端，因此7o接在与非门的输入端，当7。心时，LfL。为0, GS为1。题中 所要求的编码器的逻辑电路如图题解4. 4. 3所示。图解4,4. 34.4. 5为了使74HC138译码器的第10脚输出为低电平，试标出各输入端应置的逻辑电平。 解：首先查74HC138的引脚图,了解各个引脚的含义。根据题意,74HC138的引脚图如图题 解4.4.5所示。当“、&、及接高电平，&、瓦、瓦接低电平，电源输入端16号脚解+5V,接地端8号脚接地时，第10号脚已输出为低电平。4. 4. 6用译码器74HC138和适当的

25、逻辑门实现函数F = ABC + ABC + ABC + ABC , 解：用74HC138实现逻辑函数，需要将函数式变换为最小项之和的形式F = ABC + ABC + ABC + ABC = ni() + m4 + m7=/Ho- ni4 - 7716 - nil = Y()-Ya - Ye-Y?在译码器输出端用一个与非门，即可实现要求得逻辑函数。注意A接最高位A：端，C接最低 位逻辑图如图题解4.4.6所示。SM 4,4.$ r4. 4. 7 试用一片 74HC138 实现函数 L(4,B,C, D) = ABC + ACD ,解：该题是用3输入的74HC138译码器实现4变量的逻辑函数，

26、需要将其中3个变量接在输 入端，另一个变量有可能接在使能输入端。首先将函数式变换为最小项之和的形式，然后变 换为3变量的最小项的形式。L = ABCD + ABCD + ABCD + ABCD = ABCD + BCD + BCD + BCD)=A - (zn3 + 加4 + m5 + m7) =YyYi上述表达式中，最小项种的变量A均为1,因此，可以将A接在使能端氏上，在译码器输出 端用一个与非门，即可实现要求得逻辑函数，如图题解4.4.7所示。图解4.4.74.4.8 2线-4线译码器74x139的输入为高电平有效，使能输入及输出均为低电平有效。试用74x139构成4线-16线译码器。解：

27、该题目是将2线-4线译码器扩展为4线-16线译码器。设输入为AAA：”,输出为乙）乙5。每片74x139中含有两个2线-4线译码器，所以需要 3片74x139构成4线-16线译码器，译码器（0）的两个地址输入端分别接高2位汽、Ac, 产生4个低有效信号分别控制译码器（1）到（4）的两个地址输入端分别并接在一起，作为 2位A,、A。的输入端，这样就构成4线-16线译码器，如图题解4.4.8所示。74x139, E4.4.9 应用74HC138和其他逻辑门设计一地址译码器，要求地址范围是OOH 1FH。解:十六进制数001T1FH即为二进制数000000111111,共64个地址,每片74HC13

28、8有8 个输出端，因此需要8片74HC138构成64个输出的地址译码器，共6条地址线，其中3条 接74HC138的输入端，&、A,、”作为片选信号，通过反相器或直接与使能端当、区、瓦 连接，片（1 ）的EiEiEi =氐44，片（2 ）的逢后2/=氐儿氐,片（3 ）的 E.E2E1 =氐&4,片（4）的区后2后1 =氐&4,片（5）的a后2万1片（6）的63氏E=AA|A3, ）（7）的巴民0=444,片（8）的片民鼠逻 据电路如图题解4.4.10所示。*4.4, 10AqAtA374XC13g00074Hs38(1)00174HC138C2)01074HC138C3)

29、01174IIC138C4)J0074HC138(5)10171HCI3S(6)II07fHCi38<?)1_L_174HC138(8)用桥i. 4. 194.4.10 指出题4.4.10种对应十六进制地址码07H、OEH、13H、2CH、3BH的输入。解：十六进制地址码07H、OEH、13H、2CH、3BH所对应的二进制码分别为07H 的输入 &AAA：A,Ao=OOOlll 0EH的输入4次从足4力产001110 13H 的输入 AAA&：A，Ao=OlOOll 2CH 的输入 AAA此AA=101100 3BH 的输入 AAAAA4二 1110114. 4. 14七

30、段显示译码电路如图题4.4. 14 (a)所示，对应图题4.4. 14 (b)所示愉入波形,试确定显示器显示的字符序列是什么？解：当LER时，图题4.4.14 (a)所示译码器能正常工作，所显示的字符即为AAAA。所丛n_i(V)愕旅4.4 乂表示的十进制数，显示的字符序列为0、1、6、9、4o当LE由。跳变1时，数字4被锁存, 所以持续显示4。证明：首先写出逻辑表达式，再将已知条件代入后化简即可证明。由图题4. 4. 16的逻辑电路可得如下逻辑表达式L = IgSiSo + /SSo + / S So +当，3 =0,，2 =/l=4) = 1 时，上式为L = SSo + 5iS0 +SS

31、o = Si (So + So) + S1 -Si=S i + S| S o证毕。4.4. 17应用图题4.4. 16所示的电路产生的逻辑函数F=S,+S0.4. 4.18设计一 4选1数据选择器。数据输入是I。、L、1八13,数据输出是Y, 4个控制信 号为S。、Si、S：、Sg要求只有当Ski时，L与Y接通，且由另一控制信号E作为该选择器 的使能信号。图解4.4. 18（1）画出反相器、两输入与门和或门实现的逻辑电路。（2）选择一合适得三态门作为输出级。解：根据题意列出该数据选择器的功能表，。如表题解4.4.18所示.由功能表写出Y的逻辑表达式= p3S2(5iS0/0Y = S3S2Si

32、So/o + S3S2S.S0/. +53S,SiSo/9 +S.S2S1S0L E+ S| 5o/, ) + M0M1 (M3s2/2 + S3M2/3) E用非门和2输入与门、或门实现该数据选择器，并用三态门作输出级，电路如图题解4. 4. 18 所示。4.4.19试用4选1数据选择器74HC153产生的逻辑函数L （A, B, C） =Em （1,2,6, 7, X解：此题是用具有两个地址输入的数据选择器实现三变量逻辑表达式，将两个变量接入地址 输入端，另一个变量接入数据输入端。74HC153的功能表如主教材种表4. 4.11所示。根据表达式列出直值表，如表题解4. 4. 19所 示。将

33、变量A、B分别接入地址选择输入端S：、So,变量C将被分配在数据输入端。从表中 可以看出输出L与变量C之间的关系，当ABR0时，L=C,因此数据端I。接C：当ABR1时, LW L接彳：当AB为00和11时，L分别为。和1,数据输入端，和I：分别接0和1。 由此可得逻辑函数产生器，如图题解4. 4. 19所示。4. 4. 21应用74HC151实现如下逻辑函数:(1) L = ABC + ABC + ABC(2) L = (AQB)0C解：用74HC151实现逻辑函数，首先要将逻辑函数化成最小项的形式，根据最小项表达式确 定数据输入端D：的取值，并注意变量的高、低位与地址输入端的连接顺序。灰，

34、彳灰?图解4.4.21(1) 将逻辑函数L = ABC + ABC + ABC写成如下形式L =nu+nu+如与数据选择器集成电路芯片74LS151的标准表达式比较y = s2 sls oD° + s2 s iS。/) + s 2S s o02 + s 2SSo/)3 + s2 sls 0。4+ S2 SS(S5 + S2SlS()D6 + S2SlS0D1=m()Do + 叫 D + fn2D2 + m3D3 + m4D4 + f/i5D5 + m6£>6 + m7D7 将L与Y比较可得DqD：DaDg-DtODi-D 1D51将A、B、C分别与地址输入端区、Si、

35、So连接，即可得到电路，如图题解4. 4. 21 (a)所示。(2) 将逻辑函数表达式展开成最小项形式Y = AQBQC = CAB + AB)OC = AB + ABC + (AB + AB)C=(AB + AB)C + ABC + ABC = ABC + ABC + ABC + ABC=m + m? + m4 + m7可得 Do二D户 DkDeRD k二 D 二二 Di =D：=l同理,将A、B、C分别与地址输入端£、S,、So；:连接，即可得到电路,如图题解4. 4. 21 (b)所示。4. 4. 22应用已介绍过的中规模组合逻辑电路设计一个数据传输电路，其功能是在4位通道 选

36、择信号的控制下，能将16个输入数据中的任何一个传送到16个输出端中相对应的一个输出端，其示意图如图题4.4. 22所示。/|5； O*->15南 麻图褊4. 4.22解：应用书中介绍过的中规模组合逻辑电路，8选1数据选择器74HC151和3线-8线译码 器74HC138 (此处作数据分配器用)各两片组成数据传输电路，如图题解4. 4. 22所示，其 中74HC138的数据输入端和数据输出端均为低有效，经过两次求反，在输出端得到原数据。 当工二0时，(1)组得74HC151和74HC138工作,将输入的数据中的任意一个传输到8 个输出端7o巴中对应的一个。(2)组得74HC151和74HC

37、138不工作。当SfI时，(2) 组得74HC151和74HC138工作，将输入的数据L工二从输出端歹8 口5对应输出，(1)组得 74HC151 和 74HC138 不工作。d 74HC151D；Di Y55 D?So S： S2 EK74HC138 (I)E1图解，4.22Di 74HC151 d Q) % d YA| Aj74HC138 4.4.23试用三个3输入端与门、一个或门和非门实现“A>B”的比较电路,A和B均为2 位二进制数。解：先根据题意写出Ex的逻辑表达式。由主教材中的表4. 4. 14写出2位数值比较器“A>B”的逻辑表达式Fa>b = AB +(Ai

38、Bi +44)A)8o = B 4-Ai BxABq +要求与门的输入端不能超过3个，因此对上述表达式进行化简，将后面两项的四个变量相与, 变为每项最多只有三个变量相与的与或表达式。PA>B = A (Bi +44 Ao ) + 81( A + AiABo) =(Bi + A)8o) + 5i(A +480) =A 3i + A| Bo + A)8i Bo根据上述表达式，可用三个3输入端与门、一个或门和两个非门实现语句“A>B"，如图题 解4. 4. 23所示。4.4.25试设计一个8位相同数值比较器,当两数相等时，输出L=l,否则L=0，解：8位相同数值比较器要求对应的

39、2位数相等。首先设计两个1位二进制数相等的比较器, 设两个1位二进制数为输出为L,则列出1位二进制数相等的真值表,如表题解4. 4. 25 所示。由真值表写出逻辑表达式Li=AlBi+AiBi=Ai®Bt如果两个8位二进制数相等，则它们对应的每1位应相等。设8位比较器的输出为L,则= 43o4q .A2约A3B3A434A535A6纥A7房= Ai)®B() + AlBl+A2®B2 + A3B. + A4®BA5®B5+A(>®Bb + A1B1由逻辑表达式可得逻辑图，如图题解4.4.25所示。4. 4. 26试用数值比较器7

40、4HC85设计一个8421BCD码有效性测试电路，当输入为8421BCD 码时，输出为1，否则为0。解：BCD码的范围是0000100L即所有有效的BCD码均小于1010。用74HC85构成的测试 电路如图题解4. 4.26所示,当输入的8421BCD码小于1010时，Fy输出为1,否则为0。ffl W 4. 4. 264.4.27 试用数值比较器74HC85和必要的逻辑门设计一个余3码时,输出为1,否则为0。 解：余3码的范围是00111100。因此需要两片74HC85和一个或非门构成测试电路,如图 题解4. 4. 27所示，当输入数码在00111100范围内，片 的Rvb和片(2)的均为 0,或非门的输出L为1：超出此范围L为0。4.4.28 试用反相器和与或非门设计1位二进制全加器。解：1位全加器的真值表，如表题解4. 4. 28所示。为了求出S,和G的逻辑表达式，首先分 别画出S，和G的卡诺图，如图题解4.4.28 (a)所示。为便于与-或-非的表达式，采用 包用0