串行口数据传输的仿真及硬件实现.

1、北京邮电大学本科实验论文1信息与通信工程学院电路综合实验报告题目：串行口数据传输的仿真及硬件实现姓 名: 学 号: 班内序号：班 级: 指导教师：2013年10月8日北京邮电大学本科实验论文2串行口数据传输的仿真及硬件实现摘要随着技术的进步，数字逻辑电路和数字系统的分析、设计方法也在快速地演变和发展。 现在，在一般数字系统设计中，普遍采用了规模越来越大的可编程逻辑器件，设计方法从传统的硬件设计，变为计算机软硬件辅助设计的方法。电子设计自动化行业软件AlteraQuartus成为数字逻辑电路软件设计的首选。串行口数据传输是数字逻辑系统中常用的一种传输方式。大街小巷上的灯箱、广场LED电视、LED

2、广告牌大都采用了串行口数据传输技术手段。本实验在北京邮电大学本科生通信实验室的支持下，从软件模拟仿真和硬件实现两个方面对串行口数据传输系统进行了深入研 究。主要研究工作及创新成果主要包括以下几个方面：（1） 对串行口数据传输系统进行了系统全面的模拟和剖析：从信号的产生、串并转换、 检测、显示等方面重点阐述了串行口数据传输系统的工作机理。（2） 通过软件仿真，实现了脱离硬件的串行口数据传输系统的设计和验证，证明了现 在利用软件完成书籍逻辑系统设计的全能性。关键词：数字系统 数据传输 可编程逻辑器件 串行口数据传输 数字逻辑电路北京邮电大学本科实验论文3SIMULATION AND HARDWAR

3、E IMPLEMENTATION OF SERIAL DATA TRANSFERABSTRACTWith the developme nt of tech no logy, the an alysis and method of desig n ofDigital LogicCircuit and digital system have being developed and evolved rapidly. Nowadays, in gen eral desig n work of digital system, Programmable Logic Devices of larger an

4、d larger scale are more and more used, and methods have evolved from traditional hardware desig n to method which comb ines hardware desig n and software emulati on. Professi onal software of EDA Altera Quartus has become a preferred software of digital system desig n.As a usual way of tran smissi o

5、n in digital system, serial data tran sfer has bee n used inour life such as LED televisi ons in squares and advertis ing boxes .Un der the support of in formati onand com muni cati ons school of Beijing Uni versity ofPosts and Telecom mun icatio ns, our research has explored deeply in serial data t

6、ran sfer system on software simulatio n and hardware desig n. We have achieveme nts as follows:(1) We did comprehe nsive research in serial data tran sfer system: from the produce of digital sig nal to digital sig nal tran sfer, sig nal match, and sig nal show out as so on , we have emphasized the t

7、heory of serial data tran sfer system.(2) We realized the design and verification of serial data transfer system without hardware, we proved that software has become an importa nt way in digital systemdesig n.KEY WORDStgital System, Data Tran sfer, Programmable Digital Logic Devices, SerialData Tran

8、 sfer, Digital Logic Circuit北京邮电大学本科实验论文4目录一实验研究目的5二实验内容52.1系统原理框图52.2各个部分功能综述 52.3实验具体要求7三实验设计73.1实验原理73.2硬件设计83.3编译仿真14四实验的硬件实现及结果分析174.1硬件实现174.2结果分析17五 遇到的问题与解决办法 205.1布线问题205.2锁存器信号输出控制20六心得体会20七参考文献20北京邮电大学本科实验论文7一 实验研究目的串行口数据传输是数字系统中常用的一种数据传输方式。本次课程设计要求学生综合数字逻辑电路和串行口通信有关知识， 用软件和硬件独立设计完成一个简单的串

9、行口数据传输系 统。二 实验内容2.1系统原理框图串行信号并行信号系统由7个单独的电路部分构成： 信号发生器，字符串并转换器， 并行字符检测器，串行字 符检测器，锁存接收器，控制电路及显示电路，2.2各部分功能综述：2.2.1信号发生器功能：产生目标串行字符串，输入端口为时钟信号，输出为目标串行字符 输入端口：主时钟信号输出端口：串行目标信号222 时钟电路功能：为电路提供晶振时钟信号，经过分频后提供给各个部分电路使用（软件仿真时不用时钟电路分频）输入端口：晶振时钟信号输出端口：主时钟信号2.2.3字符串并转换器功能：接收信号发生器输出的串行字符，并将其转换为并行字符串输出输入端口：时钟信号、

10、信号发生器的输出输出端口：并行字符2.2.4并行字符检测器功能：检测并行目标字符串（1111000）, 旦检测到目标并行字符串，则输出高电平 脉冲信号，作用于控制电路输入端口：时钟信号、字符串并转换器的输出输出端口：检测结果（检测到目标字符串（1111000）则输出一个时钟周期的高电平脉冲,否则保持低电平输出）2.2.5串行字符检测器功能：检测串行目标字符串（1111000），一旦检测到目标串行字符串，则输出高电平脉冲信号，作用于控制电路输入端口：时钟信号、字符串并转换器的输出输出端口：检测结果（检测到目标字符串（1111000）则输出一个时钟周期的高电平脉冲,否则保持低电平输出）2.2.6控

11、制电路功能：控制锁存器接收字符串并转换器的并行字符输出的时机，若接收到检测电路输出的高电平脉冲，则开始输出与时钟信号同频率的时钟控制信号作用于锁存器，否则输出低电平输入端口：串、并字符检测电路的输出输出端口：控制信号2.2.7锁存接收器功能：锁存接收字符串并转换器的并行输出字符，并且传送给显示电路 输入端口：字符转换器的字符输出、控制电路的控制信号输出端口：并行字符2.2.8显示电路功能：接收锁存器的输出字符并显示输入端口：锁存器的输出输入端口：显示屏幕北京邮电大学本科实验论文8北京邮电大学本科实验论文112.3实验具体要求(1 )发送端信息码：111100010011010(2) 检测同步码

12、：1111000，在电路板加电后，首先显示同步码。(3) 用数码管逐个显示信息码。(4 )分频器将晶振的输出时钟降小到小于2Hz(5)字符检测分开进行，先检测串行字符并显示，再检测并行字符并显示。三实验设计3.1实验原理3.1.1信号发生器序列为根据目标字符串的特点，可触发器构成移位计数器或者计数器来作为信号发生器。15位，因此至少选用 4个D触发器来构成移位寄存器，将序列按每四位分组写出：1111-1110-1100-1000-0001-0010-0100-1001-0011-0110-1101-1010-0101-1011-0111-1111发现没有重复，因此可以使用4D触发器74ls17

13、5构成移位寄存器状态转移表：Q：Q3nQ；Q：D111101110011000100010001000100010011001100110011011101010101010111011101111根据状态表画出卡诺图:q： Qanq2q?x0001111000*101010101110101100101化简卡诺图，要求能自启动，则将任意项圈入，最后得到d=q4- q3 q4qq13.1.2串并转换器通过移位寄存器来一位一位地接收串行字符，并将其输出便可以完成串转并的功能，要求并行字符为七位一组，因此需要选用八位的移位寄存器，但是所给定的移位寄存器只有4位双向移位寄存器 74IS194，因此先

14、用两片74IS194级联成为8位移位寄存器，左右移位任 选其一，我们选用了左移位。3.1.3并行字符检测使用八位数码比较器，预设一组比较码为同步码1111000，将串并转换的输出与之比较，以“等于”输出端作为此部分的检测结果，若检测到输入为1111000，则“等于”输出端将会输出半个时钟周期的高电平脉冲。但是所给定的芯片中没有八位数码比较器，因此用两片四位数码比较器74IS85构成一个八位数码比较器。3.1.4串行检测使用4D触发器74LS175,连接为4位移位寄存器，序列从 1D输入，逐个移位，当 1Q2Q 3Q 为低位，4Q为高位，即检测的序列 1000，利用4与门连接1Q非2Q非3Q非4

15、Q。当序列 1000出现时输出一个高电平。3.1.5控制电路控制电路要保证在检测到同步码之前，锁存器关闭，没有任何输出；其次，在检测到同步码之后，字符检测电路不能对后级有任何影响，而是由控制电路控制每个 7位输出一次。对于第一个功能可以使用一块D触发器74LS74接受字符检测电路的信号，再通过组合逻辑电路使接收到同步码产生的高电平后此部分电路输出恒定，对锁存电路没有影响； 对于第二个功能，可以由一个 7进制计数器实现，这里选用同步置位的计数器74LS1633.1.6锁存电路用八位锁存器74IS273接收并行字符，通过控制电路的输出作为锁存器的时钟信号便可以 实现锁存器在检测电路检测到同步码之后

16、开始工作。3.1.7时钟分频电路晶振片输出的时钟信号为 1MHz数码管无法将如此高的频率信号显示，人的肉眼也不可见，因此在实际电路中必须加入时钟分频电路将1MHZ降到2Hz以下。本电路中使用 5片计数器74IS163级联成计数模制为165的计数器，取最高位片的进位输出信号为分频后的时钟 信号，分频后的频率为 2Hz（在仿真电路中并没有加入分频电路，因为时钟频率对仿真结果 没有影响）3.2硬件设计：硬件设计参照以下各部分电路原理图连接北京邮电大学本科实验论文#北京邮电大学本科实验论文#3.2.1信号发生器:D=Q：二 Q31 Q4Q；Qin北京邮电大学本科实验论文#北京邮电大学本科实验论文#北京

17、邮电大学本科实验论文#北京邮电大学本科实验论文#3.2.2串并转换电路两片74ls194构成一个8位双向移位寄存器，选用左移位北京邮电大学本科实验论文12323并行字符检测器两片74IS85构成一片八位数码比较器，预设片 1 （高位片）的B3B2B1B0=1111 ,片2 （低位片）的 B3B2B1B0 =0000北京邮电大学本科实验论文#北京邮电大学本科实验论文#3.2.4串行字符检测器a74175gr , '-s' h卢 I1 F s' ¥« - "JID2D3D40CLRN2QI-J2QN P、3Q 4QN兀-CLKj心 RE3；ST

18、ER-北京邮电大学本科实验论文#北京邮电大学本科实验论文#3.2.5控制电路北京邮电大学本科实验论文13326锁存电路74IS273，在仿真时清零端口CLRN接高电平，但是在实际电路板上该端口接控制电路中74IS74芯片的输出端口 1Q （原因将在后文详述）;kongzhb<inhad ck-$uocuAqi -K-a:kii .-tLi : j. .aa. M>ll k I IBLII 111 I,IjINPUTKid iT74273D1Q1jD2Q203Q3!D4xJ. -JQ4405Q6+06Q6D707D8rQ3-?-0CLRNCLKOCTAL D FFin$t沪!冷 冥

19、1 FT二切TCl IT PI I TCl ITIOl IT<3 4北京邮电大学本科实验论文#北京邮电大学本科实验论文#3.2.7时钟分频电路北京邮电大学本科实验论文14北京邮电大学本科实验论文# l 1 1* i i074163吃£11i74163FFILEKA a cQAQBLDNA7:QA aa DQCDQC-Ti LEKTQDEraQDENPRCOJ LFNPF?CO-F CLRN仆TcCLRNfJ B 1 11 1 ,CLKCLKL - * COUIfTER t liHtl COUNTERCLKQAQBacQDRCOSt； COUNTERv i- -i s- r-i

20、74163328整体框图Lor.ABcDENTENPCLRNABQACQBDQCENTENPRCOCLRNCLKCOUNTERT-i-'rTrT-i-'r'S- 741&3r-0皿JA»BQAiCQ3iDQC-ENTQDifmdorn-<!CLRN-CLKt?n COUIfTER-Mi'Macsr"北京邮电大学本科实验论文15北京邮电大学本科实验论文#北京邮电大学本科实验论文16北京邮电大学本科实验论文17将各部分封装后的整体框图-Y'rF-L*nr- .延一=>">1.-1.;-二"二&

21、#163;." ”MV=：二：7二：r”M: "二 -m" 3v=-=工一i一If一»""> TITlTT7TT"lm7T"峑眷一s-<-r->LLrr-.*E:'d QJS 4 豈!= CD 行3.: A.;:.:.;:.' m、 m.:-.e 二艮 I ITg.: -B3-s-a3- - 4a-aa7 - aa3aa -J - - - - ri c*t<ur>OO OO OQ3<-gBs音 au'a'lemplw=wgw2Bugn 寺七 翕ng

22、雪苛一一皂召若电J1邑=兰宫2H0 il-sl s_-=w雪pj皂乌若2京星 gmlzguHI 在一卄 USIMW宦畧后二-BTr"rEITr-!"IFr-"lLrTTrlr-r-l£lir>tl"!-l-r"lliTTrir-rrl-LrLl-i gsKe畧匚£T-XT-I7-T-IT-IT-IT«CT-E«lT-ITmT-ri uu T-I7«TIwuxina 盍拓缶e-畐亠3北京邮电大学本科实验论文18北京邮电大学本科实验论文193.3编译仿真(1)信号发生器(2)串并转换器:血 l

23、 jtion WaveformsMaster'msBa:Prlei:OpsEijICttusT*11韭创 he Irtavci4& 5? usStart19.55U M北京邮电大学本科实验论文23(3)并行检测电路:(4)串行检测(检测到 1000，即输出高电平脉冲)*(5)控制电路hie 8 a:19.925 its<|»| Pointer:21.72 utIntavat21.7 usShit:J PSIQ砕卯卽呷us30评卯4Q那i U551.2M5 &l呷us18.25 m1it)jwmnnnjmnnnjummuvuwwwinnnmil11 b1

24、t 11jn1!i | ie L i00nnwwi/uwuwuiMnnjwLR“1_i. »ii iliiiiii!i!«>1141111h i 14 P I 1注：在实物电路中，oo作为控制电路的输出1，接锁存器的时钟输入，而 001作为控制电路的输出2，接锁存器的清零端口 CLRN使得锁存器在控制信号来临前的输出保持为全0状态。(6)总电路仿真结果Sir'ditioa 汕 7:nmg "、 "" R Mster"血旳：15.525151? Portei:Intend9W5 tatEnd:邛“仏牡汕呻叭注：泄山昭血似即

25、叫心區"rlzLTR_On_1 n ni1 n nr Ii i rmi n nr UULI _JU U _LI JU LJL U._ _ , " " ” - Lpi产mprmUWMH._. i_-T_- J-tn .i-.r-_.n_-i-.-.!-l n mnrT_irmAHRP_m_L血p.i wLAmm nrLnRP ruru2*w 'rrnr'r0_OT厂_mLLpiJLLCrTATTl' I I >»1 I " I i I I I > I I i - I « I 'I I '

26、; I I .:' I . lull"注：o2-o8为锁存器的输出结果四实验的硬件实现及结果分析4.1硬件实现（1）硬件的连接参照以上的原理图。（2）原理图中锁存器 74IS273的清零端口 CLRN接高电平，但在实物电路图中该端口接接 控制电路中74IS74芯片的输出端口 1Q原因将在后文详述。（3）综合原理图中没有分频电路，但是实物电路中必须加入分频电路，电路时钟使用分 频后的时钟。4.2结果分析根据以上硬件连接方式，进行各部分测试，得到测试波形结果如下：（1）序列发生器输出：北京邮电大学本科实验论文#北京邮电大学本科实验论文#RIGOL结果分析：输出序列准确，波形稳定，可以作为本次试验的目标序列使用。（2）并行检测：北京邮电大学本科实验论文24北京邮电大学本科实验论文#结果分析：结果表明当检测电路检测到输入序列：1111000 ( CH1)时在下一时钟上升沿即输出一个高电平脉冲，并且保持一个时钟周期，实现了对并行目标字符的检测功能。(3)串行检测:结果分析：同并行检测一样，串行检测的结果符合预期要求。北京邮电大学本科实验论文25(4) 控制电路:RIGOL北京邮电大学本科实验论文#北京邮电大学本科实验论文26结果分析：检测电路的高电平脉冲输入到达之前，控制电路的输出为低电平，到达之后，控制电路的输出为与主时钟同