FPGA现场可编程器的DSP设计方法

1、FPGA 的 DSP 设计方法 DSPDSP 正在成为一种几乎无处不在的技术，不仅应用在众多消费电 子、汽车与电话产品中，而且也进入越来越先进的设备。 诸如无线基站、雷达信号处理、指纹识别以及软件无线电等应用 都要求极高的处理能力。这些新类型的高性能 DSPDSP 应用推动独立处 理器的性能走高，而为了提升性能，硬件解决方案也在不断发展。 在 9090 年代初，设计者面临的挑战是，如何采用多个处理器以汇 聚更多的处理能力，从而满足他们的性能要求。但是在协调多个处理 器的功能时，系统级设计变得极为困难，更不用说这种方法既昂贵又 浪费资源。 当第一种实现 DSPDSP 的 FPGAFPGA 出现时

2、，DSPDSP 设计者开始利用这种器 件来支援处理器的能力。在这种方法中，FPGAFPGA 通过加速 DSPDSP 算法的 关键部分（这对性能至关重要），可以补充处理器的不足。 今天的专用FPGA,FPGA,如XilinxXilinx公司的Virtex Virtex 4 4或AlteraAltera公司的Str atix Str atix IIII等蕴藏着巨大的潜力，可通过并行化来提高性能。的确， DSPDSP 专用 FPGAFPGA 技术已显示出可提供比其它实现方案高 100100 倍的性能优 势。 因此，在 FPGAFPGA 中包含一颗标准 DSPDSP 的情况变得越来越普遍，而 且预计以

3、此种方式来使用 FPGAFPGA 的设计将迅速增加。 不过，伴随着这种强大的硬件能力，设计者面临如何有效实现这 些基于FPGAFPGA 的 DSPDSP 系统的问题。这种大型的复杂设计对传统的 DSDS P P 设计方法提出了挑战。这在很大程度上是因为以下事实，即在 DSPDSP 应用中，传统的 FPGAFPGA 设计流程没有充分利用一个高效设计流程的两 个关键要素：综合技术与可移植 IPIP。 那些利用综合技术来设计 ASICASIC 的人都很清楚综合技术的优势。 对基于FPGAFPGA 的 DSPDSP 来说，该技术是关键，它使设计进入处于高级的 抽象水平并能自动探索面积与性能之间的折衷。

4、 快速设计进入与高抽 象水平及自动化的结合，不仅能提供单一的设计示例，而且还能提供 各种可供选择的实现结果。 对于性能优先于面积的应用来说，它可能需要包含数百个乘法器 的实现方案。这种方法将具有很快的速度，但也会消耗大量硅片面积。 同样，对于那些对面积更敏感的应用来说，实现方案应使用性能较低、 数量较少的乘法器，以得到占位面积更小的结果。这些类型的折衷对 基于 FPGAFPGA 的高级 DSPDSP 的开发来说至关重要，因而要求有功能强大的 工具。 高效 DSPDSP 开发的另一个关键要素是拥有恰当的构建模块或 IPIP。适 合于这些应用的 IPIP 具有两个主要属性：可扩展性与可移植性。 与

5、适用性相对较低的同类 IPIP 相比，可扩展 IPIP 使设计者无需牺牲 效率即能构建定制 IPIP 功能。新功能模块是高效的，因为在后续的综 合过程中，未用的或不必要的部分将被优化掉。 可移植性也能保证效率。DSPDSP 设计者必须能在设计出算法以后， 无需进行修改即可在任何 FPGAFPGA 供应商的产品上运行它们。这种可移 植性将提供极大的效率与自由度，以方便选择一种最佳实现方案。 DSPDSP 验证也构成挑战。当验证 DSPDSP 时，信号调试与分析变得更复 杂，并不仅仅限于检查时域、频域曲线及散布图。由于数字信号的特 征取决于其采样时间和离散幅度，DSPDSP 验证工具必须能有效定义

6、及操 作多速率 DSPDSP 应用中的时间 此外，它们还必须易于从全精度浮点仿真转换到有限字长定点仿 真。同时，它们还需要一种用于对 DSPDSP 算法进行建模的语言，包括 对时间、定点资源与并行性等概念的本地支持。 整合方法 设计技术方面的最新进展为解决 DSPDSP 设计者的独特挑战提供了 令人兴奋的解决方案。由 MathworksMathworks 公司提供的 SimulinkSimulink 是一种基 于数学模型的系统设计环境，为 DSPDSP 设计者提供了强大的建模与仿 真功能。该环境能处理多速率离散时间定义与管理以及单源浮点仿真 等 DSPDSP 问题。 对于 FPGAFPGA 实

7、现来说，DSPDSP 综合是一项将 DSPDSP 验证与最佳 DSP DSP 实现链接在一起的关键创新。借助嵌入在 Synplify DSPSynplify DSP 工具中的能 力，设计者可以采用一种自动式且独立于器件的方法来检查实现过程 的折衷并完成目标映射。 将 DSPDSP 综合与 SimulinkSimulink 联合使用，可将系统架构师与硬件设计 师的专长整合到一个公共环境中。系统架构师可以为 SimulinkSimulink 创建 一个独立于供应商的模型，使设计进入点保持在纯算法层面， 从而将 他的注意力集中在更高层次的设计功能上。 当模型转交给硬件设计师时，规范没有任何架构含义。

8、只要建模 环境中的 DSPDSP 验证工具允许无缝集成综合引擎，硬件设计师无需修 改验证源就可检查架构方面的折衷。 由于验证源保持一致，所以系统架构师不用担心硬件实现问题， 而硬件设计师也不必费劲地去研究 DSPDSP 算法规范。此外，这还能保 证设计完整性与最优化，并提高两个团队成员的工作效率。 该设计方法的关键是采用通用 DSPDSP 库。供应商专有的 IPIP 会使算 法设计陷入到不必要的实现细节中。 采用一个与架构参数无关的通用 DSPDSP 功能库，设计将根据高层规范来产生输出。 借助一个高层功能库，甚至与 DSPDSP 功能有关的延时也能被推迟到 架构优化阶段来处理。这是通过 DS

9、PDSP 综合来完成的。诸如 DSPDSP 综合、 SimulinkSimulink 及可移植库等创新都是改进 DSPDSP 设计的关键元素，但将这 些能力集成到一个总的方法学中也非常关键。最佳的 DSPDSP 设计流程 可为现有设计能力增加通用库以及整合 DSPDSP 综合与 SimulinkSimulink 的能力 （参见图2 2）。 在设计规范时，系统架构师只需在纯粹的算法抽象层面上操作。 通过使用功能块，设计师可用类似的 DSPDSP 概念来捕获算法。 在设计流程的后期，由于 SimulinkSimulink 具有 DSPDSP 验证环境特性，算 法验证因而变得非常容易。可视化、调试以

10、及内置的加速器等能力使 设计者更容易实现离散时间设计的快速仿真。 这种设计方法的引擎就是 DSPDSP 综合，它决定了面积、性能等系统 级目标。这个步骤旨在创造出一种能消耗最少的资源并达到所需性能 的架构。通过采用折叠、系统范围重定时以及增加延时等适当的系统 级优化技术，DSPDSP 综合能满足系统级性能目标。 所得到的架构可由独立于供应商的可综合 RTLRTL 代码来生成。由于 设计保留了独立于供应商的特性，RTLRTL 综合工具的全部能力可以被用 于执行进一步的设计优化。 与传统设计流程相比，上述 DSPDSP 设计方法具有明显的优势。随着 设计规模增大，仅是由于其无延时的算法及无需时间来

11、同步多条路 径，DSPDSP 综合流程就超过了传统方法。 比较 DSPDSP 综合与传统流程的设计结果表明，即使在不同的优化情 况下，前者也一样有改进。当在 DSPDSP 综合期间不执行高级优化时， 所得到的任何优化主要归功于 RTLRTL 综合。即使没有 DSPDSP 综合优化， 在所有测试电路中采用的逻辑单元数量也会一如既往地减少， 而性能 也会得到改善。 我们需要考虑几种不同的优化情况。当允许进行资源共享时，常 常希望在资源利用上有明显的改进， 即使以牺牲某些性能为代价。测 试电路已经证明了这一点，即以性能的明显下降为代价可以显著减少 消耗的资源。 这种优化技术最适合在资源有限但允许性能有一定下降的情况 下使用。重定时优化技术是增强 DSPDSP 综合结果